歡迎來到 Micron.com，請登入或註冊帳戶以繼續。
輸入無效。不支援特殊字元。
產品
DRAM
是的，我們所有 1.35V 零件均向下相容 1.5V。
可以。美光支援使用模式暫存器禁用 DLL 的可選功能，稱為 DLL 禁用模式。該功能允許 DRAM 在低於 125 MHz 的頻率下運行，但時序仍需滿足刷新間隔要求。在 DLL 禁用模式下運行時，需要滿足若干特殊條件，詳情和限制請參閱裝置資料表。
在 DDR3 中，特定時鐘頻率範圍內僅存在一個有效的 CWL 值：- tCKavg = 2.5ns 至 <3.3ns，CWL = 5 - tCKavg = 1.875ns 至 <2.5ns，CWL = 6 - tCKavg = 1.5ns 至 <1.875ns，CWL = 7 - tCKavg = 1.25ns 至 <1.5ns，CWL = 8
美光支援 1Gb、2Gb、4Gb 和 8Gb 密度。
由於 DDR3 採用 8n 預取架構，無法實現真正的 4 位元突發長度 (BL4)。DDR3 的突發截斷模式有助於解決此問題，新型 SDRAM 也採用該模式。在 DDR3 中啟用突發截斷時，突發資料的最後 4 位元實質上被屏蔽。突發截斷 4 (BC4) 的時序特性不能等同於真實 BL4。對於讀取到寫入，選擇寫入到讀取，然後選擇寫入到轉預充電過渡，系統可在 BC4 模式下實現時鐘結餘。執行讀取到讀取或寫入到寫入過渡時，時序必須按 BL8 模式處理；無法實現時鐘結餘。 DDR3 僅支援 BC4 或 BL8，但也有透過位址引腳 A12 在兩者之間切換的即時 (OTF) 選項。 請參閱裝置資料表以瞭解更多詳情。
動態 ODT (Rtt_WR) 使 DRAM 能夠在寫入過程中改變終止值，而無需執行 MODE REGISTER SET 指令。同時啟用 Rtt_Wr 和 Rtt_Nom 時，DRAM 將在寫入突發開始時將終止值從 Rtt_Nom 變更為 Rtt_Wr。一旦突發完成，終止值將變更回 Rtt_Nom 值。Rtt_Wr 可獨立於 Rtt_Nom 使用，但終止值僅適用於寫入。
ZQCL 代表 ZQ 長校準。該指令必須在上電和初始化序列期間發出，且需要 512 個時鐘週期完成。上電和初始化後，可在 DRAM 空閒時隨時發出該指令。這些後續指令只需要 246 個時鐘週期。當需要的阻抗誤差校正超出 ZQCS 所能提供的範圍時，可使用該指令。ZQCS 表示 ZQ 校準短路。該指令可在 DRAM 空閒時隨時執行。單次 ZQCS 可校正至少 0.5% 的阻抗誤差，並且需要 64 個時鐘週期。
MPR 是多用途暫存器。它是一個專用暫存器，用於從 DRAM 中讀取預定義資料。資料寬度為 1 位元，透過主 DQ 輸出。對於美光 DDR3 零件，主 DQ 配置為：x4/x8 模式下為 DQ0，x16 模式下為 DQ0/DQ8。MPR 內定義了兩個位置。一個位置允許讀取預定義的資料突發——本例中為 01010101。另一個位置用於輸出晶粒內建熱感應器的刷新跳變點。
DDR3 操作電壓為 Vdd = VddQ = 1.5V ±0.075V。DDR3L 的操作電壓為 Vdd = VddQ = 1.35V (1.283–1.45V)
DDR3 的預設輸出驅動阻抗為 34 歐姆。該阻抗基於對外部 240 歐姆電阻 RZQ 的校準。
RESET# 是 DRAM 的主復位引腳。該引腳為低電位有效、非同步輸入。當 RESET# 被置位時，DRAM 輸出將被禁用，ODT 將關閉（高電位-Z）。此時 DRAM 計數器、暫存器和資料狀態不可知。作為上電和初始化序列的一部分，必須執行復位操作。該序列中，RESET# 必須保持低電位至少 200 微秒。上電和初始化後，RESET# 可隨時被置位。一旦置位，RESET# 必須保持低電位至少 100 毫秒，之後必須執行零件的完全初始化。
為改進訊號傳輸，DDR3 模組採用飛越技術處理指令、位址、控制訊號和時鐘。由於訊號路由，該技術在 DRAM 端存在時鐘與 DQ 匯流排固有的時序偏移。寫入均衡是系統控制器消除 DRAM 端 DQ 選通脈衝 (DQS) 與時鐘關係偏移的機制。DRAM 提供的簡單回饋功能使控制器能檢測偏移量並進行相應調整。
當專用的 240 歐姆（±1%）電阻器從 DRAM 的 ZQ 引腳接地時，ZQ 校準指令可根據製程、電壓和溫度校準 DRAM 的輸出驅動器 (Ron) 和 ODT 值 (Rtt)。在 DDR3 中，有兩種不同的校準指令：ZQ 長校準 (ZQCL) 和 ZQ 短校準 (ZQCS)。ZQCL 通常在上電初始化和復位過程中使用，但也可由控制器根據系統環境隨時觸發。ZQCS 用於執行定期校準，以考慮微小電壓和溫度變化；它需要較小的時序窗口以完成校準。
DDR3 支援 120、60、40、30 和 20 歐姆的 RTT_nom 值。動態 ODT 值 (RTT_WR) 為 120 和 60 歐姆。
是的。美光 DDR3 零件將支援 0°C 至 95°C 的 Tcase。
雙插槽配置下使用 DDR2-1066 不切實際；模擬結果顯示其裕量無法滿足要求。
終端電阻 (ODT) 功耗與應用密切相關。ODT 功耗亦隨 DRAM 的 EMR 設定動態變化。請使用 DDR2 功耗計算器確定具體數值。
在點對點系統中，ODT 僅在寫入週期啟用，空閒和讀取週期不耗電。而板載終端技術在上述狀態下仍會耗電。在典型應用中，ODT 功耗應約為 DDR2 DRAM 總功耗的 2-3%。
Vref 引腳不消耗功率，僅存在小於 5µA 的漏電流。
不允許，必須保持在 VDDQ/2。
不建議開啟，因為 SDRAM 讀取操作將喪失電壓裕量；但技術上允許開啟。
雖然在某些情況下，DRAM 可以在 DLL 關閉的情況下工作，但此運行模式未被 JEDEC 記錄或支援。因此，當配置為在禁用 DLL 的情況下運行時，每個 DRAM 設計可能有不同的表現。美光不支援或保證禁用 DLL 時的運行狀態。禁用 DLL 時運行 DRAM 可能導致裝置故障和／或違反某些 DRAM 輸出時序規範。
RDQS 的唯一作用是支援在基於 x4 的 RDIMM 系統中使用基於 x8 的 RDIMM。RDQS 引腳使 x8 DDR2 SDRAM 能夠模擬兩個 x4。
答案取決於具體設計方案。資料設定和保持時序應設計為至少 150ps 的裕量。 資料表中有單端 DQS 壓擺率降額表，在評估時序時必須使用。建議透過計算全面分析時序，並使用訊號完整性模擬和硬體特性分析。
讀取操作中，DRAM 將選通脈衝與資料脈衝進行邊沿對齊。大多數控制器透過檢測選通脈衝來確定資料窗口的位置。這種精細的選通脈衝／資料對齊要求每個 DRAM 都有一個內部 DLL。DLL 經過調整，可在有限的頻率範圍內運行，具體範圍詳見各 DRAM 資料表。如果 DRAM 的運行超出這些規定的限制，可能導致 DLL 不可預測。經測試，DRAM 可在資料表限制的範圍內運行。美光不建議或保證在這些預定義限制範圍之外運行 DRAM。
可以，所有速度等級都向下相容。因此，-5B 可以在 -6T 時序和 -6T 電壓水平 (2.5V) 下運行。在 DDR400 速度下，美光零件需（符合 JEDEC 標準）Vdd = VddQ = 2.6V ±0.1V。而在較低的速度等級（DDR333 至 DDR200），美光零件可向下相容，僅需 Vdd = VddQ = 2.5V ±0.2V。
美光 DDR SDRAM 無需獨立穩壓器為 Vref 供電。但是，由於 Vref 是所有單端輸入的基準電壓，因此與電路板上的其他 I.C.s 共用穩壓器或使用 VDD 電源分壓器所產生的任何雜訊將直接影響這些輸入的雜訊裕量。許多多點系統已為 DDR 記憶體配備專用穩壓器。採用點對點記憶體的其他系統通常在 VDD 與 VSS 之間使用簡單的分壓電阻網路。 系統設計人員應評估每個特定系統的優先度和權衡因素，並使用最適合系統的電源方案。
美光目前支援並將持續支援 SDR 數年。請聯絡您的本地美光業務代表，以獲得更多資訊。
美光目前支援並將持續支援 DDR 數年。請聯絡您的本地美光業務代表，以獲得更多資訊。
是的。自刷新期間需要 VREF。在自刷新模式下，所有 DDR 組件的晶片上位址計數器仍在工作，因此 VDD 必須保持在資料表規定的限制範圍內。同樣，在 DDR 記憶體進入自刷新模式後，不得禁用 VREF。這樣做很容易導致意外退出自刷新。您應瞭解，VREF 幾乎不耗電；與 VTT 和內核 VDD 相比，VREF 的任何電流消耗可以忽略不計。DDR 元件通常使用差分對共源放大器作為 SSTL_2 輸入接收器。由於 VREF 引腳主要作為該電路的輸入端，其電流消耗極低。事實上，該裝置的輸入漏電流（約 5µA）可視為 VREF 引腳的最大電流要求。典型的 VTT 電源來自電路板其他位置，其消耗量除 DRAM 裝置外，還取決於模組／系統中使用的其他元件。
tWPST 最大規格並非裝置限制。裝置將在該參數值較大的情況下運行，但系統效能（匯流排周轉效率）會相應降低。
如果在刷新時間 (tREF) 內讀取或寫入了所有不同的列位址，則無需執行刷新。（不同列位址的列數與刷新週期數相同。例如，在 8,192/64ms 的情況下，列數等於 8,192。） 對於 DRAM，選擇列位址的操作與刷新相同，因此無需執行刷新指令。
美光建議將未使用的資料引腳連接至高電位或低電位。由於美光採用 CMOS 技術製造 DRAM，懸空引腳可能受雜訊影響，導致內部輸入電平隨機波動。未使用的引腳可透過電阻連接到 VDD 或接地。
NC（無連接）引腳表示不存在或不允許內部連接的裝置引腳。美光建議不要對該引腳進行外部連接。但是，如果無意中進行連接，也不會影響裝置的運行。有時，NC 引腳可保留供將來使用。請參閱零件資料表，確認引腳是否保留供將來使用。NF（無功能）引腳表示與裝置電氣連接但其信號在裝置運行中不具備功能的裝置引腳。美光強烈建議不要對該引腳進行外部連接。DNU（不使用）引腳表示該裝置引腳可能存在或不存在內部連接，但不允許外部連接。美光要求該引腳不得進行外部連接。有關詳細資訊，請參閱零件資料表。
請參閱美光有關熱應用的技術說明： TN-00-08 第 3 頁。如果功能或操作不是問題，請參閱零件資料表中的儲存裝置溫度規格限制。
可以，所有速度等級都向下相容。因此，-5B 可以在 -6T 時序和 -6T 電壓水平 (2.5V) 下運行。在 DDR400 速度下，美光零件需（符合 JEDEC 標準）Vdd = VddQ = 2.6V ±0.1V。而在較低的速度等級（DDR333 至 DDR200），美光零件可向下相容，僅需 Vdd = VddQ = 2.5V ±0.2V。
美光 SDR SDRAM 資料表要求在存取或預充電狀態期間保持恆定的時鐘頻率。但是，由於 SDRAM 中沒有 DLL，因此可以動態改變時鐘頻率，但美光並不建議這樣做。如果設計需要調整頻率，即使不變更 LMR 和 CAS 延遲，也可以降低 SDRAM 頻率。如果需要提高頻率，則應確保符合 tCK 和 CAS 延遲規範。無論哪種情況，都必須遵守所有其他資料表時序規範。
由於 SDR SDRAM 沒有 DLL，因此沒有最低時鐘頻率。 但是，如果裝置的時鐘頻率較低，仍然必須在時鐘邊緣保持合理的快速轉換率，以避免出現設定和／或保持時間違規的風險。此外，工作頻率為 45 MHz 時，tCKS = 3.0ns。如需瞭解更多資訊，請參閱針對 SDRAM 轉換率違規的 LVTTL 降額 (TN-48-09)。
是的，CK/CK# 和 DK/DK# 輸入緩衝器是真差分輸入。兩組時鐘都需要滿足 RLDRAM 資料表中時鐘輸入工作條件表所定義的規格。
可以。但是，當啟用終端電阻 (ODT) 時，DNU 引腳將連接至 VTT。在這種情況下，將 DNU 引腳接地會顯著增加 VTT 電源的負載。
簡化指令集，僅包含四個指令，生產週期短，低至 7ns tRC
多 bank 寫入功能可實現類似 SRAM 的隨機讀取存取時間。使用該功能可在讀取時將 RLDRAM 3 本已較低的 tRC (<10ns) 再縮短 75%。透過 RLDRAM 3 模式暫存器，您可以選擇同時寫入一個、兩個或四個 bank。透過在多個 bank 中儲存相同資料，記憶體控制器可靈活選擇讀取資料的 bank，從而最大限度縮短 tRC 延遲。
多 bank 寫入，實現類似 SRAM 的隨機讀取功能。多 bank 刷新，使刷新整理操作管理比以往更加靈活，允許同時刷新一到四個 bank。RLDRAM3 還支援鏡像功能，便於實現翻蓋式佈局設計。
可以。儘管 RLDRAM 3 採用全新架構，但它利用了 DDR3 和 RLDRAM 2 的許多功能，使採用和整合盡可能簡單。指令協議、定址和選通方案與 RLDRAM 2 相同，而 I/O、AC 時序和讀取訓練暫存器與 DDR3 高度相似。
是的。美光的綠色工程計畫符合 RoHS，並符合世界上大多數新興環境標準，包括亞洲和歐洲標準。
我們設計的零件符合或超過 JEDEC 規範。隨著標準更新，我們將進行必要調整以確保零件符合新規範。所有變更均會透過產品變更通知 (PCN) 告知客戶。
LPDDR4X 的 VDDQ 從 1.1V 降至 0.6V，進一步降低了 LPDDR4 的功耗。LPDDR4X 的最大資料速率與 LPDDR4 相同，為 4266Mbos／引腳。LPDDR4X 支援單端 CK/DQS 功能。
LPDDR5 實現單引腳 6400Mbps 的最大資料速率，較 LPDDR4 提升 1.5 倍（LPDDR4 最大速率 4266Mbps），同時最佳化能源效率 (pJ/bit)。LPDDR5 引入多項降低功耗的功能。請參閱以下技術說明。
TN-62-02：LPDDR5 介面：LPDDR5 介面說明，與 LPDDR4X 的區別
修訂版 A - 4/19
TN-62-03：LPDDR5 訓練：LPDDR5 SDRAM 訓練概述
修訂版 A – 5/19
TN-62-04：LPDDR5 時鐘：LPDDR5 時脈說明，包括與 LPDDR4 的簡要比較。
修訂版 A – 5/19
TN-62-06：LPDDR5 架構：LPDDR5 架構概述
修訂版 A – 7/19
TN-62-07：LPDDR5 ZQ 校準：LPDDR5 ZQ 校準概述
修訂版 A – 12/19
TN-62-08：LPDDR5 NT ODT：LPDDR5 NT ODT
修訂版 A – 7/19
晶粒本身並無差異。我們選擇在 LPDRAM 產品系列前添加「行動式」、「車載」和「嵌入式」前綴，以契合各市場區隔需求。行動式產品適用於智慧型手機、平板電腦等便攜式裝置。車載產品專為機動車輛相關裝置設計。嵌入式產品則面向專為一兩項特定功能設計的專用電腦系統，區別於通用電腦。在嵌入式應用中，裝置作為完整裝置系統的一部分嵌入其中，例如，嵌入數位電視、照相機和機上盒等裝置。每個市場區隔都有不同的產品要求，如產品編號中註明的運作溫度。具體運作溫度範圍請參閱各資料表。
運作溫度
空白 = 商業溫度
IT = 工業溫度
AT = 汽車溫度
WT = 無線溫度
XT = 寬溫
UT = 超溫
ET = 極端溫度
視情況而定。在 LPDRAM 與標準 SDR/DDR 的價格比較中，容量是主要影響因素。此外，由於 LPDRAM 提供 x16、x32 和 x64 三種標準配置，如果您的應用目前使用兩個 x16 元件來支援 x32 匯流排，則您可以透過改用單個 x32 LPDRAM 替代兩個 x16 標準 DRAM 來降低總體 BOM 成本。有關成本資訊，請聯絡您當地的代表。
LPDDR3 針對電池壽命和便攜性進行了最佳化。DDR3L-RS 是 DDR3L 晶粒的低 IDD6 版本，在價格與效能之間取得平衡，同時改善了待機功耗。
可以。LPDRAM 零件可在等於或低於其額定速度等級的任何速度下運行。
我們的低功耗 LPDRAM 裝置針對功耗要求較高的產品進行最佳化，結合尖端技術和封裝選項，可滿足空間要求並延長電池壽命。LPDRAM 提供 DDR/SDR 介面選項。
我們對這個快速增長的市場充滿信心。我們計劃在未來多年製造 LPDRAM，並計劃繼續縮小設計尺寸，以實現更高的密度。
我們提供全面的 LPDRAM 產品組合，具有多種容量和封裝選項（包括 JEDEC 標準 FBGA、xMCP 和堆疊封裝）。憑藉美光豐富的 LPDRAM 經驗，我們遍布全球的技術支援團隊可以為您提供所需的專業知識和幫助，讓您的設計更快地推向市場。
DRAM 模組
NVDIMM 是一種非揮發性持久記憶體解決方案，它將 NAND 快閃記憶體、DRAM 及可選電源整合為單一記憶體子系統。美光的 NVDIMM 兼具 DRAM 的效能等級和 NAND 的持久可靠性，確保記憶體中的資料免受斷電影響。
NVDIMM 在伺服器的 DRAM 記憶體插槽中運作，以 DRAM 速度執行工作負載。當發生斷電或系統崩潰時，板載控制器將 DRAM 中的資料安全轉移至板載非揮發性記憶體，從而保護原本可能遺失的資料。當系統恢復穩定後，控制器將資料從 NAND 回傳至 DRAM，使應用程式能夠高效地從中斷處繼續運行。
持久性記憶體是記憶體／儲存層次結構的新成員，透過提供更接近處理器的非揮發性、低延遲記憶體，使資料管理具有更大的彈性。本質上，持久性記憶體透過消除傳統儲存技術對應用程式造成的 I/O 瓶頸限制，顯著提升應用程式效能。透過在 DRAM 匯流排上部署非揮發性記憶體，該架構使客戶能顯著最佳化資料傳輸，從而更快存取儲存在 DRAM 中的變數。
借助持久性記憶體，系統架構師在存取必須保留的關鍵資料時，不再被迫犧牲延遲和頻寬。關鍵資料可儲存於處理器附近，大幅縮短存取時間。持久性記憶體實現了延遲、頻寬、容量和成本的獨特平衡，既能以類似 DRAM 的極快速度存取關鍵資料，又使系統設計者能更有效地控制整體成本。
任何依賴儲存於非揮發性介質（HDD 或 SSD）的變數來提升效能的應用程式均可受益於 NVDIMM（多數應用程式均可獲得加速）。持久變數包括元資料日誌、檢查點狀態、主機寫入快取、寫入緩衝區、日誌和一般日誌。將這些變數置於 NVDIMM 後可實現加速的應用包括：使用 RAID 卡的雙節點高可用性儲存裝置、SSD 映射、RAMDisk 和 SSD 寫入快取。
美光將提供三款 DDR4 NVDIMM 產品：
- 8GB DDR4 NVDIMM（搭載傳統韌體）
- 8GB DDR4 NVDIMM（搭載 JEDEC 韌體）
- 適用於 8GB NVDIMM 的 PowerGEM® 超級電容器
傳統韌體指由 AgigA Tech, Inc. 為早期 DDR4 NVDIMM 設計定義的韌體特性和控制器暫存器位置。JEDEC 現已對 NVDIMM 韌體特性、暫存器位置和 API 進行標準化，確保不同廠商的 NVDIMM 可互通相容。美光所有新型 NVDIMM 解決方案將採用 JEDEC 韌體介面。
當前已有眾多主機板、伺服器和儲存伺服器支援 NVDIMM。2016 年將有更多產品面市。如需詳細資訊，請聯絡您的供應商。
NVDIMM 利用區塊模式或直接存取驅動程式。搭配區塊模式驅動程式使用的 NVDIMM 與作業系統和應用程式相容，幾乎無需修改軟體。利用搭配直接映射驅動程序的 NVDIMM 可以獲得更高的效能，但作業系統和應用軟體可能需要進行部分修改。美光正與主要 OEM 和軟體公司合作，將 NVDIMM 硬體、驅動程序和軟體支援整合至其主流產品中。
NAND 快閃記憶體
嵌入式通用串列匯流排 (eUSB) 是一種基於 NAND 快閃記憶體的儲存解決方案，符合 USB 行業標準。USB 是廣泛採用的介面，可用於多種平台和作業系統，為當前應用及未來應用提供低成本、高效率的資料傳輸解決方案。
eUSB 是全託管型解決方案，它採用 NAND 記憶體，並透過板載控制器在內部處理所有介質管理和 ECC 控制。eUSB 為客戶提供完整的儲存解決方案，可輕鬆整合到系統中，從而縮短產品上市時間。
eUSB 使用原生 SLC NAND 記憶體，結合全局損耗均衡和動態資料刷新等豐富的管理功能，實現效能和可靠性的完美結合。
eUSB 裝置配備 10 針 (2x5) USB 母座連接器，相容主流主機板的行業標準 10 針連接器。PCB 板上還設有固定孔（直接連接至內部接地），確保與系統板的穩定連接。 如果需要，在製造過程中用於分板的 PC 板上的其他孔也可用作額外的安裝位置。
可以。美光 eUSB 可作為作業系統啟動裝置和主儲存裝置使用。但是，應用程式的 BIOS 必須支援啟動模式功能——對於近五年內製造且支援 USB 2.0 的系統，通常無需擔憂此問題。無論處於主儲存還是啟動模式，eUSB 均應被系統識別為固定硬碟。
是的。請查看產品目錄，瞭解美光目前提供的 eUSB 產品。
我們最新一代的 eU500、eUSB 3.1 產品確實提供了透過使用 SMART 指令擷取相關使用壽命資料的方法。但是，前幾代 eUSB 產品不支援運行時間方法以收集使用壽命資料。
是的。美光最新一代 eU500 eUSB 3.1 產品向下相容 USB 2.0 協議。eU500 系列同樣支持與上一代 e230 相同的規格尺寸、電壓和連接器選項。請查看產品目錄，瞭解美光目前提供的 eUSB 產品。
平面 NAND 快閃記憶體已接近其實際擴充極限，給記憶體行業帶來了挑戰。 行業創新需要最先進的 NAND 技術，以更高的密度和更低的每位元成本進行擴充。3D NAND 使快閃記憶體儲存解決方案得以延續摩爾定律，在降低 NAND 快閃記憶體成本的同時顯著提高密度。
Intel 和美光研發的 3D NAND 技術在密度和成本方面實現顯著改進，並且它是首款使用浮動柵極單元的 3D NAND。 此 3D NAND 使快閃記憶體裝置的容量比目前生產的其他平面 NAND 晶粒高出三倍，其首代產品在架構設計上已實現優於平面 NAND 的成本效益。此外，3D NAND 還具有降低延遲、提高耐用性和簡化系統整合等特性。
我們整合了多項特性，以提供更高的效能和新功能，包括新的編程算法和電源管理模式，從而簡化系統整合。請參閱 FortisFlash 以深入瞭解這些特性。
新型 3D NAND 技術採用浮動柵極單元，將快閃記憶體單元垂直堆疊 32 層，在標準封裝內實現 256Gb 多層單元 (MLC) 和 384Gb 三層單元 (TLC) 晶粒。
目前，美光僅提供大區塊裝置。如需更多資訊，請參閱技術說明， TN-29-07：小區塊與大區塊 NAND 裝置。
如要獲得美光 NAND 快閃記憶體裝置的最大 PROGRAM/READ（編程／讀取）吞吐量，請使用 PROGRAM（編程）和 READ CACHE（讀取快取）操作。有關如何使用這些指令的詳細資訊，請參閱 NAND 裝置資料表和我們的 NAND 技術說明頁面。
高速 NAND 的資料讀取速度可達每秒 200 MB (MB/s)，資料寫入速度可達 100 MB/s。這些速度是透過採用新的 ONFI 2.0 介面規範和具有更高時脈的四平面架構實現的。相比之下，傳統 SLC NAND 讀取資料的速度被限制在 40 MB/s，寫入資料的速度則低於 20 MB/s。為充分發揮高速 NAND 的效能優勢，使用者必須採用全新的 ONFI 2.0 同步介面標準。
Nvb 被定義為 P/E 週期規格結束時有效區塊的最小數量。
我們按 512 位元組分區定義 ECC 要求。由於每單元位元數增加，MLC NAND 裝置比 SLC NAND 具有更高的 ECC 要求。不同設計對 ECC 的要求各異，請參考裝置資料表瞭解所需 ECC 量。
當重複讀取相同資料時會發生 READ（讀取）干擾。基於 NAND 技術的特性，讀取干擾錯誤的發生率極低。但是，為了減少讀取干擾導致的錯誤，我們建議使用者刷新資料，以減少相同資料的讀取次數。
確保在任何 PROGRAM（編程）或 ERASE（擦除）操作後，向 NAND 裝置發出 READ STATUS（讀取狀態）指令。執行 PROGRAM（編程）或 ERASE（擦除）操作後的狀態檢查將報告 PROGRAM（編程）或 ERASE（擦除）操作是否成功。如果 READ STATUS（讀取狀態）指令報告 PROGRAM（編程）操作失敗，則應將資料編程至其他區域，並將當前編程區塊報廢。如果 READ STATUS（讀取狀態）指令報告 ERASE（擦除）操作失敗，則該區塊也應報廢。
透過 ECC，NAND 可以實現與常被用作開機裝置的 NOR 相當的位元錯誤率 (BER)。使用 NAND 的應用程式通常會將啟動代碼複製到 DRAM，然後從 DRAM 執行。如需更多資訊，請參閱技術說明 29-16，該說明針對特定處理器，但其原理具有普遍適用性。 TN-29-19 是關於 NAND 通用概念的非常有用的技術說明。
是的。
在雙晶粒 NAND 裝置上，每個 CE# 對應單個晶粒，因此返回的裝置 ID 是單晶粒在特定 CE# 上的標識。例如，具有兩個 CE# 引腳的 8Gb 雙晶粒 NAND 裝置，將在每個 CE# 上返回 4Gb 裝置 ID。請參閱 NAND 裝置資料表的讀取 ID 部分，瞭解更多詳細資訊。
有關美光 NAND 快閃記憶體的補充技術資訊（包括效能增強指令的詳細說明），請參閱 NAND 技術說明頁面。
美光提供 NAND 裝置的 Verilog、HSPICE 和 IBIS 模型。要找到適合您需要的模型，請查看相應的 NAND 產品目錄，並選擇您的裝置以查看可用模型。
請檢查您是否為 NAND 裝置使用了適當數量的錯誤更正碼 (ECC)。ECC 閾值可在 NAND 裝置資料表的「錯誤管理」部分找到。此外，確保不使用 NAND 製造商（美光）標記的壞區塊。有關如何搜尋製造商標記的壞區塊的詳細資訊，請參閱 NAND 裝置資料表的「錯誤管理」部分。
確保在裝置通電後向 NAND 裝置發出重設指令 (FFh)。在向 NAND 裝置的每個有效晶片使能訊號 (CE#) 發送任何指令前，必須先向該 CE# 發送重設指令 (FFh)。
繪圖記憶體
繪圖型 DRAM 是 DDR SDRAM 的子類別，專為滿足超大頻寬要求而設計。與標準 DRAM 不同，繪圖型 DRAM 通常與 SoC 焊接在同一 PCB 上，並且每個記憶體元件始終支援 32 個 DQ。除顯示卡和遊戲主機外，繪圖型 DRAM 亦用於網路、汽車及高效能運算等高頻寬應用程式。
與前代產品 GDDR5 相比，GDDR5X 密度更高，外部電壓 (1.35V) 更低。GDDR5X 在保持傳統獨立封裝技術 (FBGA) 的同時，將頻寬提升至 GDDR5 的兩倍 (10–16 Gb/s)。
可以，GDDR5X 具有兩種運作模式：
- QDR 模式：支援 10 Gb/s 及以上速率
- DDR 模式：支援 0.2-6Gb/s 速率，相容 GDDR5
是的，GDDR5X 具有符合 IEEE 1149.1 標準的邊界掃描功能。
美光是業界首家支援 GDDR5X 量產的記憶體供應商。
是的，GDDR5X SGRAM 標準於 2015 年 12 月作為 JESD232 首次發佈。最新 JEDEC 版本為 JESD232A。
因封裝尺寸差異，GDDR5X 無法直接替代 GDDR5。GDDR5 採用 170 球、0.8mm 節距 BGA 封裝，而 GDDR5X 採用 190 球、0.65mm 節距封裝。
繪圖型 DRAM 是 DDR SDRAM 的子類別，專為滿足超大頻寬要求而設計。與標準 DRAM 不同，繪圖型 DRAM 通常與 SoC 焊接在同一 PCB 上，並且每個記憶體元件始終支援 32 個 DQ。除顯示卡和遊戲主機外，繪圖型 DRAM 亦用於網路、汽車及高效能運算等高頻寬應用程式。
GDDR6 提供比前代繪圖記憶體更高的密度。其頻寬是 GDDR5 的兩倍，速度超越 GDDR5X。此外，它基於雙通道架構，在大幅提升效能的同時，仍能向下相容 GDDR5 記憶體存取尺寸。
不能
可以
是的，GDDR6 具有符合 IEEE 1149.1 標準的邊界掃描功能
美光憑藉兩年多的設計、量產、測試及應用經驗，將基於 GDDR5X 的高速訊號傳輸技術專長融入美光 GDDR6 產品。這使得美光在傳統記憶體元件的高速訊號傳輸領域保持領先地位。
是的，GDDR6 SGRAM 標準於 2017 年 7 月作為 JESD250 首次發佈。
因封裝尺寸差異，GDDR6 無法直接替代 GDDR5 或 GDDR5X。GDDR5 採用 170 球、0.8mm 節距 BGA 封裝，GDDR5X 採用 190 球、0.65mm 節距 BGA 封裝，GDDR6 採用 180 球、0.75mm 節距 BGA 封裝。
混合記憶體立方體（HMC）
美光將繼續為高效能應用開發和設計記憶體。此外，美光將為 GDDR 提供藍圖支援，並將持續拓展該領域。同時，美光已啟動 HBM 研發計畫。
請與相應的業務團隊或分銷聯絡人合作，確保在最後購買日期之前將最後購買數量通知美光。
請參閱上文。
美光是網路領域領先的記憶體供應商，我們將持續關注並評估未來機遇。
混合記憶體立方體聯盟 (HMCC) 是由構建、設計或支援 HMC 技術的行業領導者組成的工作組。HMCC 的目標是定義業界可採用的 HMC 介面，並促進 HMC 與各種應用的整合，助力開發者、製造商和技術賦能者充分利用這項革命性技術。
HMCC 正開展卓有成效的探索性工作。美光將繼續為 HMCC 的技術討論提供支援／意見，並分享客戶合作的經驗成果。
多晶片封裝
沒有不同。PoP/MCP 零件與分立元件採用相同的認證測試流程。
Beagle 板使用我們的 NAND + 行動 LPDDR PoP 組合零件，密度因您所使用的 Beagle 板版本而異。在我們的 FBGA 解碼器中鍵入實體零件上的第二個 5 位字母數字代碼，即可獲得相應的美光產品編號。
從系統解決方案角度看，PoP 直接與處理器對接，無需在 PCB 上佈線。這既為客戶節省成本，又提升了訊號完整性。
市場正在推動對更小 PoP 規格尺寸的需求，多家合約製造商已經啟用這項技術。PoP 技術可降低路由成本並提升訊號完整性。鑑於其成本和效能優勢，美光建議您與 CM 緊密協作，確保順利過渡至該技術。
從分立零件測試轉向 PoP 時，需確保包含分立元件的設計沒有殘段。必要時可採用 0 歐姆電阻隔離記憶體與分立元件的走線。
我們的標準產品是 x16 NAND 和 x32 行動 LPDDR。我們還提供 x8 NAND 和 x16 行動 LPDDR。如需最新資訊，請聯絡您當地的美光支援部門。
MCP 是多晶片封裝，包含多個晶粒，可用於任何控制器。PoP 是 MCP 的一種形式，專為堆疊在處理器頂部設計，其頂面的焊盤與 PoP 的輸出球閘相匹配。由於 PoP 封裝直接堆疊在處理器頂部，因此無需在 PCB 上佈線，並能提供更好的訊號完整性。針對不同處理器，我們設計了多種 PoP 封裝方案。PoP 和 MCP 裝置使設計人員能夠充分利用 z 空間，並在單一封裝內靈活提供不同邏輯（例如，NAND + 行動 LPDDR 或 e.MMC™ + NAND + 行動 LPDDR）。我們提供豐富的產品選擇以滿足客戶需求。
固態儲存
裸晶片
美光晶粒以整晶圓形式提供，採用水平晶圓運輸箱（「硬幣堆疊式」）或供應商包裝盒運輸。客戶必須在無塵室環境中儲存和拆開美光晶圓包裝。如需更多資訊，請參閱 CSN 20：整晶圓包裝。
200mm 晶圓的標準「非研磨」晶圓厚度為 750µm，300mm 晶圓的標準「非研磨」晶圓厚度為 790µm。美光為 200mm 晶圓提供其他晶圓厚度選項，具體取決於產品。有關標準厚度以外的晶粒厚度選項，請參閱適用的晶粒資料表。根據客戶需求，美光可考慮加工其他厚度規格。有關詳細資訊，請諮詢您的業務代表。
支援
串行存在檢測
美光利用專有應用程式，根據工程師的建議和規則資料庫為每個產品編號生成 SPD 值。資料庫內建規則經過精心編寫，確保完全遵循 JEDEC SPD 規範。此程序可確保相容性和一致性。
模組的 SPD 規格由 JEDEC 制定。美光採用 JEDEC 第 21-C 號標準中的多項 SPD 規範，為 SDRAM、DDR、DDR2、DDR3 和 FBDIMM 模組確定和生成 SPD 資料。這些規範（若已獲批准）透過 www.jedec.org 對外公開。尚未完成或獲批的規範僅限 JEDEC 成員查閱。
串行存在檢測
SPD 資料反映模組的各類電氣和物理特性。此資料永久儲存在模組上的電可擦可編程只讀記憶體 (EEPROM) 中。基本輸入／輸出系統 (BIOS) 透過 SMBus 存取 SPD 資訊。然後，系統 BIOS 可以使用這些資料配置系統，最佳化已安裝的記憶體。
SPD 表格顯示每個記憶體模組 EEPROM 中儲存的每個位元組的十六進制值。
模擬模型
美光製造的模組在硬體上與奇偶校驗和非奇偶校驗系統相容。Par_in（奇偶校驗輸入）和高階位址訊號具有弱（100K 歐姆）下拉電阻，以穩定輸入，防止在開關點附近振盪。Err_out（奇偶校驗錯誤輸出）是漏極開路訊號，除非用於奇偶校驗系統，否則應保持真正的無連接狀態。奇偶校驗模組上的 SPD 資料確實反映奇偶校驗狀態。在極少數情況下，非奇偶校驗系統的韌體或 BIOS 會誤判 SPD 中的奇偶校驗位。因此，系統設計者應確保非奇偶校驗系統的韌體能預計或忽略此部分的 SPD 資料。
建議直接向連接器製造商獲取連接器模型以確保準確性。美光可提供簡易的非耦合 RLC 連接器模型，可直接使用或據此建立自訂的連接器模型。請發送電子郵件至 DRAM 支援部門以索取此模型。
美光原則上不向客戶提供 Gerber 和 ODB++ 檔案，因為這些檔案包含我們的專有設計資訊，可能在未經我們同意的情況下被用於大量生產我們的產品。客戶通常無需獲取 Gerber 檔案。Gerber 檔案會提供給 PCB 製造商，用於大量生產 PCB。IBIS、EBD 或電路板檔案已能為客戶建立模型和執行訊號完整性模擬提供充分資訊。
美光可應要求為多數模組提供 Hyperlynx 模型。請透過電子郵件向 DRAM 支援部門發送請求，並提供您感興趣的模組的完整產品編號。請注意，一旦您的請求得到確認，可能需要兩週的時間才能收到模型。
美光不提供模組的 VHDL 模型。我們將建模資源集中在使用率更高的建模標準上，如 IBIS、Verilog 和 HSPICE。不過，我們也提供 VHDL 模型的替代方案：Denali 和 Synopsys 在其網站上都有記憶體元件和模組模型庫。在缺乏 VHDL 模型的情況下，這些 EDA 套裝軟體可作為建立行為模擬的替代方案。部分模擬器（如 ModelSim）提供雙語言選項（VHDL 和 Verilog）。採用此方式模擬時，可透過 VHDL 封裝器調用當前可用 Verilog 模型。
要瞭解模型支援的驅動強度，請執行以下操作：
- HSPICE 模型：查看 .sp 檔案，瞭解支援的驅動強度以及如何選擇這些驅動強度。
- IBIS 模型：透過文本搜尋定位 [模型選擇器] 部分。該部分描述了特定輸入／輸出或輸出緩衝器可選的驅動強度。
HSPICE 模型：查閱 readme 檔案獲取晶粒版本資訊。
IBIS 模型：請查看檔案頂部的晶粒版本資訊。
為了驗證模型與實驗室測量結果，美光比較了多個項目，如輸入電容、電源和接地鉗位二極體特性、輸出緩衝器驅動強度和輸出緩衝器壓擺率。新的美光模型附帶品質報告，其中包含模型特性與實驗室測量結果和資料表規格的對比分析。
多數美光模型僅包含極少的 IBIS 4.0 專屬關鍵字。多數情況下，透過簡單修改即可使模型符合 IBIS 3.2 標準。首先，將 [IBIS Ver] 關鍵字修改為 3.2。然後，在每個 [Model Spec（模型規格）] 關鍵字下的「Vref」部分前面添加註釋字元（「|」）。最後，註釋每個[接收器閾值]部分。
記憶體控制器有兩個等級可用，在效能和功耗方面均具優勢。例如，當控制器等待一列上的 64 位字可用時，可同時存取第二個 64 位列。這種交錯存取機制顯著提升了模組整體效能。此外，閒置列的功耗得到降低，從而減少模組的功耗。
1.x 級模型表示該模型尚未與任何實驗室測量結果相關聯。通常情況下，1.x 級模型用於矽前或預生產裝置。2.x 級模型已與實驗室測量結果相關聯。
電路板檔案是 PCB 的完整電氣和機械表示。EBD 和 ODB++ 檔案由電路板檔案產生。由於電路板檔案包含模組設計的機密和專有資訊，因此不得向未簽署 NDA 的客戶提供電路板檔案。
Gerber 是發送給 PCB 製造商用於生產 PCB 的檔案。Gerber 是過時的術語，因為電路板工廠目前需要 ODB++ 檔案以大量生產 PCB。Gerber 一詞的使用比較寬泛。它有時指代表 PCB 電氣和機械特性的任何檔案，包括 EBD、ODB++ 和電路板檔案。當客戶要求提供模組的 Gerber 檔案時，務必確定他們真正需要哪些特定檔案。
rank 通常指系統的資料匯流排寬度。此寬度通常為 64 或 72 位元。例如，如果將 8 個寬度各為 8 位元的元件安裝到 PCB 上，則形成 64 位寬的模組，可以從模組中讀出 64 位字。我們稱之為「單面」模組。16 個寬度各為 8 位元的元件可以安裝到 PCB 上，形成兩個 64 位寬的 rank，由此建立「雙面」模組。
rank 通常指系統的資料匯流排寬度。此寬度通常為 64 或 72 位元。例如，如果將 8 個寬度各為 8 位元的元件安裝到 PCB 上，則形成 64 位寬的模組，可以從模組中讀出 64 位字。我們稱之為「單面」模組。16 個寬度各為 8 位元的元件可以安裝到 PCB 上，形成兩個 64 位寬的 rank，由此建立「雙面」模組。
.ibs 或 IBIS 檔案是一種電路表示法，供 Cadence® Allegro® 或 HyperLynx® 等模擬應用程式讀取。IBIS（輸入／輸出緩衝器資訊規範）是一項 EIA（電子工業聯盟）標準。IBIS 採用特定格式的文本檔案，描述電路輸入輸出埠的電流-電壓特性以及電壓-時間特性。IBIS 模型是提供給客戶的首選檔案，因為這些檔案不包含任何有關元件內部構成的專有資訊。IBIS 檔案通常不要求簽署 NDA。
記憶體控制器可以在一個 bank 中開始運行，並在完成第一個操作的同時在另一個 bank 中執行單獨操作。這種交錯處理機制提升了 DRAM 整體效能。
Bank 為單個 DRAM 元件所特有，指的是 DRAM 元件中的子陣列。Rank 為記憶體模組所特有，指由多個 DRAM 元件組成的子陣列。
模組的完整 IBIS 模型包含多個檔案：
1. 該特定模組所用 DRAM 的 IBIS 模型
2. PLL、暫存器和 EEPROM 的 IBIS 模型（根據需要）
3. PC 上電阻並聯終端的 IBIS 模型
4. PCB 的 EBD（電子板描述）檔案。此檔案引用上述終端的 IBIS 檔案。
這些檔案共同構成 PCB 的完整描述。
電路板設計人員常在 CAD 繪圖或模擬初期問到這個問題。由於需要考慮的變數太多，因此很難給出「正確」答案。時脈、時序、已寄存或無緩衝模組類型和走線阻抗均是關鍵因素。有些控制器有終端電阻，有些則沒有。部分控制器具有多路指令匯流排和位址匯流排。所有這些因素都會影響走線長度和終端配置，並影響訊號完整性的可接受程度。
美光各技術的設計指南技術說明可作為起點使用，但最終必須透過模擬和物理測試驗證走線長度和終端配置。請搜尋每個技術產品目錄，獲取我們的模擬模型。
我們發現，根據客戶要求建立模組模型的效率更高。如果您無法找到您感興趣的模組的 IBIS 模型，請將您的請求透過電子郵件發送給 DRAM 支援部門。
關於美光
收購 Elpida
請繼續與原有業務和客服代表保持合作。如果聯絡方式有變更，我們將立即通知您。
Elpida 產品相關資訊已整合至 www.micron.com。識別 Elpida 零件及瀏覽擴充產品目錄時，請參考以下提示：
- 所有 Elpida 產品編號均以字母「E」開頭。
- 產品目錄中 Elpida 產品位於首位，因為零件清單按產品編號字母順序排列。
- 產品目錄支持排序；請使用產品目錄頂部的篩選器，根據技術類型、密度或其他特性縮小零件清單範圍。
訂購產品編號將變更為包含封裝介質標識符（卷帶式或托盤式）。產品變更通知已於 2013 年 12 月發佈。如果您有任何其他問題，請聯絡您的業務代表。
有關 Elpida 零件資訊，包括存取 Elpida 特定產品目錄和資料表，請訪問 micron.com/elpidaparts。
目前暫無計畫更改 Elpida 品牌產品的標誌或零件標記。如果有任何變更，美光將努力把對客戶的影響降至最低，並將透過適當渠道向客戶傳達相關變更。
除非您的客戶支援團隊另行通知，否則請繼續正在進行中的任何認證。如果您對支援或認證要求有疑問，請向現有的美光或 Elpida 技術聯絡人諮詢。
美光已調整其分銷網路。如需美光授權分銷商的完整清單，請參閱美光授權分銷商目錄。美光授權分銷商將同時銷售美光和 Elpida 產品。如果您在訂購產品時有任何疑問或問題，請發送電子郵件至 distribution@micron.com；我們將安排專人協助處理。如果隨著時間的推移，美光決定進一步調整其分銷網路，我們將主動與分銷商和客戶合作，滿足其供應鏈需求。
- 業務系統遷移到美光的 SAP 採購環境。
- 採購訂單版式和編號將於 2014 年 3 月起變更。
- 2014 年 2 月 28 日至 3 月 7 日期間，所有未結清的 Elpida/Rexchip 採購訂單將生成美光替代採購訂單，並保留原 Elpida/Rexchip 採購訂單編號作為參考。
- 美光採購訂單的帳單地址可能與原 Elpida/Rexchip 地址不同。美光已於 2014 年 2 月第一週向 Elpida/Rexchip 供應商發送函件，告知新的法律實體和帳單地址。
- Elpida 各法律實體的現行第三方協議將轉由美光承接和／或最終終止。我們將與受到影響的供應商取得聯絡。
- 由美光和前 Elpida 團隊成員組成的核心小組正努力處理這些協議。預計不會有任何變化，但如果協議受到影響，美光可能會聯絡您。
美光的條款和條件將適用於所有採購。這些條款和條件通常包含在採購訂單中。對於 Micron Memory Japan，這些條款和條件通常包含在主採購協議中。但是，如果您與 Elpida 簽訂了現有協議，則原則上現有協議包含的條款和條件將繼續適用，直至該協議被修改或其期限結束為止。
基金會
美光基金會支持一系列符合資格的非營利組織和學術組織。資格要求條件因資助機會而異，且必須與我們的主要捐贈領域一致。
美光基金會由美光科技於 1999 年成立，是一個擁有捐贈基金的私人非經營性企業基金會。本身獲 IRS 確認為 501(c)(3) 組織。
美光基金會不設單一實體辦公室。其註冊地為美國愛達荷州，團隊成員分布於全球各地的美光據點。
美光基金會透過基層努力和其他合作夥伴互動，在我們的廠區社群建立合作夥伴。我們目前不接受主動提出的資助提案或請求。
美光透過員工捐贈計畫支援這些類型的事業。美光基金會對團隊成員的捐款進行一美元對一美元的配捐，並捐贈給在 Benevity Causes 入口網站註冊之合資格的非營利組織或學校。團隊成員必須透過美光公益 (Micron Gives) 平台直接捐款，或在捐款的日曆年內提交捐款收據，以獲得配捐。
美光基金會同時支援美國和符合資格的國際組織。
美光基金會主要關注美光團隊成員生活和工作的社群，但我們也會根據我們的捐贈策略，在區域層面開展工作，以創造積極影響。
否，美光基金會的資金僅支持符合資格的非營利組織和學校；不適用於個人。
綠色工程
美光的無鉛元件、晶粒和晶圓級產品不含中國 RoHS 限制的六種物質中的任何一種。在非豁免和豁免的歐盟 RoHS 應用中（市場上沒有可靠的無鉛替代品），美光的模組可能含有鉛。
美光產品不直接面向消費者銷售。EPUP 及其他標記和標籤要求僅適用於直接在消費市場上銷售的產品。有關詳細資訊，請聯絡您的業務／行銷代表。
這些物質並非美光在製造過程中有意添加，而是可能以微量形式存在於成品製造所用原材料中。
美光完全知悉歐盟法規 2006/1907/EC，Registration, Evaluation Authorization and Restriction of Chemicals（化學品註冊、評估、授權和限制）規定的產品要求。美光持續監控候選清單新增物質，及時核查製造過程中是否使用任何極高關注物質 (Substance of Very High Concern)，並評估其對最終產品的潛在影響。美光承諾按要求向客戶提供產品所含物質的資訊。如需相關文件，請聯絡您的業務代表。
除符合 RoHS 標準外，美光綠色封裝產品不含以下對環境有害或已知會嚴重影響可靠性的物質：溴、氯、含銻物質和無機紅磷。這些物質不會被有意添加到封裝材料中，例如封裝膠、晶粒黏合材料、底部填充環氧樹脂和基板。美光綠色封裝產品中允許的這些物質的最大痕量如下所示。
<900 ppm 氯
<900 ppm 溴
<1500 ppm 氯和溴
<900 ppm 銻
<100 ppm 紅磷
請注意，雖然我們的無鉛和綠色產品不含任何有意添加的鉛，但我們的無鉛產品未必屬於環保類別，因為它們可能含有鹵素或銻化合物。
*這些物質並非美光在製造過程中有意添加，而是可能以微量形式存在於成品製造所用原材料中。
是的，除無鉛產品線外，美光還支援 RoHS 5/6 產品。我們意識到某些應用場景可豁免於 RoHS 指令。
美光符合 RoHS 規範的全系列記憶體產品可在各產品類型的零件清單表中找到。若需快速核查單個產品編號的合規性，請使用「產品編號搜索」工具。有關綠色產品的資訊，請聯絡您當地的美光業務代表。
您可以瀏覽產品詳情頁面或使用主要產品系列導覽，尋找特定產品的 RoHS 合規證書。
美光的綠色工程計畫符合 RoHS，並符合世界上大多數新興環境標準，包括亞洲和歐洲標準。
- 在焊球方面，美光正將錫鉛合金（Sn36Pb2Ag 或 Sn37Pb）替換為錫 (Sn)、銀 (Ag)和銅 (Cu) 合金（如 SAC105、SAC305、SAC405、LF35）。
- 在模組焊膏方面，美光正將 Sn37Pb 替換為 Sn3.8Ag0.7Cu。
- 在含鉛 TSOP 方面，美光正將 90Sn10Pb 替換為啞光錫鍍層。
這些替換確保美光的無鉛零件符合 RoHS 標準。經認證，零件可承受 260°C 的表面貼裝溫度。
美光目前可為有需求的客戶提供無鉛和綠色產品。這些產品的供應在很大程度上取決於客戶的需求以及「綠色」非記憶體元件和材料的供應情況。
有關詳細資訊，請聯絡您當地的美光業務代表（可透過業務據點頁面查詢區域業務代表）。
ISO 14001
ISO 14001 認證要求符合四個基本要素：
- 實施環境管理體系
- 確保建立程序以維持對適用法規的合規性
- 承諾持續改進
- 承諾全面預防污染
ISO 14001 是自願性國際環境管理標準，旨在確保組織建立有效的環境管理體系。該標準相當於 ISO 9000 品質管理體系在環境領域的對應標準。全球眾多國家和企業已實施 ISO 9000 品質標準。
在 ISO 14000 認證流程中，企業的環境管理體系由第三方認證機構進行稽核。美光由 KEMA Registered Quality, Inc. 進行稽核。KEMA 是一家提供全面服務的全球性第三方認證機構，已通過 ANSI-RAB 和 RvA 的 ISO 9000、QS9000 和 ISO 14001 認證，同時也是多個領域進行 CE 行銷認證（歐盟強制性產品認證）的「指定機構」。KEMA 在全球擁有數千家客戶，涵蓋各類產品和服務行業。KEMA 專精於電子、資訊科技和高科技製造領域。
美光採取積極主動的環境合規和保護措施，為我們的員工、客戶和我們營運所在的社群提供服務。我們為自身的環保計畫和員工安全計畫感到自豪。我們將遵守最低法規要求視為基準，並始終致力於超越最低法規要求。ISO 14001 標準與我們的公司理念和文化高度契合。環境管理標準制定的核心驅動力源於對環境管理和責任的追求。ISO 14001 體現出超越法規合規的理念，它要求組織全面審視環境計畫，持續改進，並致力於建立有效流程與污染預防機制。美光已具備符合 ISO 14001 所需的大部分要素。我們視此為契機，讓我們的承諾、努力程度和成就記錄獲得認可。
其他
一般產品
您的特定電路板設計應該不會引起什麼大問題。無論 VDDQ 電壓如何，引腳都能承受 VDD 電壓。
ECC 晶片應與其他裝置共用相同的 CKE 和 CS#，因為它們被作為同一資料塊存取。
Bank 是記憶體位元的陣列。DRAM 元件中包含多個陣列或 bank。根據密度不同，DRAM 元件可能包含 4 個或 8 個 bank。例如，一個 bank 可能包含 3,200 萬行，每行 4 位元。這相當於 128 兆位元。單個 DRAM 元件內含四個 bank 時，即構成 512Mb 容量元件。
驅動器的阻抗容差為 ±15%。
ONFI
ONFI 主要透過兩種方式縮短上市時間：
1. 透過提升 NAND 元件介面行為的一致性，簡化支援多種元件的快閃記憶體控制器的設計。
2. 縮短終端應用中快閃記憶體元件的設計週期，並支援直接採用新一代 NAND 元件而無需修改設計或韌體。
ONFI 是開放式 NAND 快閃記憶體介面的縮寫。ONFI 作為行業工作組，致力於簡化 NAND 快閃記憶體與消費電子產品、運算平台及其他需要固態大容量儲存裝置的應用場景的整合。ONFI 工作組定義了 NAND 快閃記憶體的標準化元件級介面規範。ONFI 同時定義了 NAND 快閃記憶體的模組連接器和模組規格尺寸規範（類似 DRAM DIMM 標準）。如需更多資訊，請造訪 www.onfi.org。
ONFI 提升了快閃記憶體元件在各類產品中的嵌入式整合能力，涵蓋當前廣泛採用快閃記憶體技術的產品，如手機、PDA、MP3 播放器和筆記型電腦。不過，ONFI 2.1 的優勢很可能首先體現在 PC 平台上。由於 ONFI 2.1 顯著提升了傳輸速度，SSD 和快取解決方案將能為 PC 平台的工作負載帶來實質性的優勢。