常見問題 | Micron Technology Inc.

產品

DRAM

與 DDR3 相比，DDR4 增加若干新省電功能，包括：

1. DQ 引腳的低功耗偽開放汲極驅動程式

2. 可選 ODT 輸入緩衝區禁用模式斷電功能

3. 可選最大省電模式功能

4. 可選命令地址延遲 (CAL)

DDR4 可向下相容至 DDR3-1333。對於毋須將速度提高到 DDR3-1333 和 DDR3-1600 以上的系統，DDR4 可以支援此類頻寬速度較慢、顯著降低功耗的要求。

DDR4 在全球美光晶圓廠生產，包括維吉尼亞、日本及台灣。

並非如此，但是 DDR4 不需要外部 VREFDQ，不過它提供了內部生成的 VREFDQ，需 DRAM 控制器進行校準。

不盡然。 DDR4 仍在資料匯流排上使用 VTT 中點終端，以獲得良好的訊號品質，但本身使用了偽開放汲極驅動程式，與全推挽式驅動程式相比，降低了開關電流。

不相同，DDR3 要求 VDD 和 VDDQ 等於 1.5V，VREFCA 等於 0.5 x VDD，VREFDQ 等於 0.5 x VDDQ，而 DDR4 要求 VDD 和 VDDQ 等於 1.2V，VREFCA 等於 0.5 x VDD，VPP 等於 2.5V。

VPP 供應器取代了 DDR SDRAM（包括 DDR3）早期版本中存在的內部字元線電荷幫浦。在外部提供該電壓而非提供內部電荷幫浦，可使 DDR4 以更具成本效益的方式在較低電壓等級下運行。

不是，DDR4 輸出球閘與 DDR3 輸出球閘不同。但是，DDR4 所用的封裝尺寸和球節距與 DDR3 相同。

不是，DDR4 沿用 DDR3 所用的 8n 位元的預先擷取資料速率；因此仍支援 BL8。

DDR4 目前具有連通性測試模式，可簡化啟用邊界掃描的控制器進行的測試，旨在支援邊界掃描設備。所有美光 x4、x8 及 x16 設備均支援 CT 模式（但 JEDEC 要求僅用於 x16 設備）。CT 型號方便邊界掃描設備在 CT 模式中載入及讀取 DDR4 的圖案。DDR4 並不直接支援 IEEE 1149.1。

是的，DDR4 支援 DLL 關閉模式，該模式與 DDR3 的 DLL 禁用模式類似，最高達 125 MHz

是的，我們的所有 1.35V 零件均與 1.5V 向下相容。

是的。美光支援使用模式寄存器禁用 DLL 的可選功能，該功能稱作 DLL 禁用模式，可讓 DRAM 以低於 125 MHz 的頻率運作，但是時序仍須滿足重新整理時間間隔。若以 DLL 禁用模式運作，則須滿足特殊條件。請參閱設備資料表，瞭解相關詳情及限制。

In DDR3, only one CWL is valid for a given clock frequency range. - tCKavg = 2.5ns 至 <3.3ns, CWL = 5 - tCKavg = 1.875ns 至 <2.5ns, CWL = 6 - tCKavg = 1.5ns 至 <1.875ns, CWL = 7 - tCKavg = 1.25ns 至<1.5ns, CWL = 8

美光支援 1Gb、2Gb、4Gb 和 8Gb 容量。

由於 DDR3 使用 8n 的預先擷取資料速率架構，因此真實突發長度無法達到 4(BL4)。DDR3 中提供的突發突變模式有助於緩解該問題，較新的 SDRAM 亦提供了該模式。在 DDR3 中使用突發突變時，突發的最後 4 位基本上被遮掩。突發突變 4 (BC4) 的時序無法像真正的 BL4 一樣處理。對於從讀到寫，選擇從寫到讀並選擇從寫到預充電命令轉換，系統可在 BC4 模式下節省時脈。在進行讀與讀或寫與寫轉換時，時序須視作 BL8；並無節省時脈。 DDR3 僅支援 BC4 或 BL8，但亦提供一個動態 (OTF) 選項，可透過地址引腳 A12 在兩者之間切換。請參閱設備資料表，瞭解詳情。

動態 ODT (Rtt_WR) 使 DRAM 能夠在寫入過程中更改終止值，而無需執行模式寄存器設置命令。如同時啟用 Rtt_Wr 和 Rtt_Nom，DRAM 將在寫入突發開始時將終止值由 Rtt_Nom 更改為 Rtt_Wr。突發完成後，終止值將變回 Rtt_Nom。Rtt_Wr 可獨立於 Rtt_Nom 使用，但是終止僅涉及寫入。

ZQCL 代表 ZQ 長校準。該命令須在開機和初始化序列中發出，需要 512 個時鐘週期才能完成。在開機和初始化後，該命令可在 DRAM 空閒的任何時間發出。此類後續命令僅需要 246 個時鐘週期。當需要修正的阻抗誤差超出 ZQCS 所能提供者時，則可使用該命令。ZQCS 代表 ZQ 短校準。該命令可在 DRAM 空閒的任何時間執行。一個 ZQCS 最小可修正 0.5% 的阻抗誤差，需要 64 個時鐘週期。

MPR 為多功能寄存器，是一種專用於讀取 DRAM 中預定義資料的寄存器。資料寬度為一個位元，為主要 DQ 輸出。對於美光 DDR3 零件，x4/x8 的主要 DQ 為 DQ0，及 x16 的主要 DQ 為 DQ0/DQ8。MPR 中已確定兩個地點，一個地點可讀出預定義的資料突發──在本例中為 01010101。另一個地點用於輸出片上溫度感測器的重新整理跳脫點。

DDR3 operates at Vdd = VddQ = 1.5V ±0.075V. DDR3L operates at Vdd = VddQ = 1.35V (1.283–1.45V)

DDR3 的預設輸出驅動程式阻抗為 34 歐姆。該阻抗基於與外部 240 歐姆 RZQ 電阻進行校準得出。

RESET# 為 DRAM 的主復位，是低電平有效的異步輸入。如 RESET# 變為有效，DRAM 輸出會被禁用，ODT 將關閉（高阻態）。DRAM 計數器、寄存器和資料都將未知。作為開機和初始化序列的一部分，必須執行復位。在該序列中，RESET# 須保持低電平至少 200µs。在開機和初始化後，RESET# 可隨時變為有效。一旦變為有效，其須保持低電平至少 100ns，之後必須對零件進行完全初始化。

為了改進訊號傳輸，DDR3 模組在命令、地址、控制訊號及時脈方面採用了飛控技術。由於訊號路由，這種技術在 DRAM 的時脈和 DQ 匯流排之間存在固有的時序偏差。寫入均衡是系統控制器對 DRAM 的 DQ 選通 (DQS) 與時脈關係進行偏移校正的一種方法。DRAM 提供的簡單反饋功能可使控制器檢測偏移量並進行相應調整。

在專用的 240 歐姆（±1%）電阻從 DRAM 的 ZQ 引腳連接到地面時，ZQ 校準命令可在程序、電壓和溫度方面校準 DRAM 的輸出驅動程式 (Ron) 和 ODT 值 (Rtt)。DDR3 中存在兩種不同的校準命令：ZQ 長校準 (ZQCL) 和 ZQ 短校準 (ZQCS)。ZQCL 通常用於開機初始化和復位序列，但亦可由控制器根據系統環境隨時發出。ZQCS 用於執行定期校準，以解決微小的電壓和溫度變化；完成所需的時序窗口較小。

DDR3 支援 120、60、40、30 及 20 歐姆的 RTT_nom 值。動態 ODT 值 (RTT_WR) 為 120 和 60 歐姆。

是的。美光 DDR3 零件將支援 0°C 至 95°C 的 Tcase。

使用雙插槽 DDR2-1066 不切實際；模擬情況下並未顯示有可接受的裕量。

終端電阻 (ODT) 功耗與應用密切相關。ODT 亦可變，取決於 DRAM 中 EMR 的設置。使用 DDR2 功耗計算確定數值。

在點對點系統中，ODT 僅在寫入週期中處於活動狀態，在空閒和讀取週期中不會消耗功率。在此類情況下，板上端接將消耗功率。在典型應用中，ODT 功耗應約為 DDR2 DRAM 總功耗的 2-3%。

Vref 引腳不會消耗任何功率，僅消耗小於 5µA 的漏電流。

不能，須維持於 VDDQ/2。

不建議這樣做，因為 SDRAM 讀取時會失去電壓裕量；但從技術上而言，這是可行的。

雖然在某些情況下，DRAM 可支援關閉 DLL，但 JEDEC 並未記錄或支援該運作模式。因此，如配置為運行時禁用 DLL，每個 DRAM 的設計可能會有所不同。美光不支援或保證在禁用 DLL 的情況下運作。在禁用 DLL 的情況下運行 DRAM 可能會導致設備故障和／或違反若干 DRAM 輸出時序規範。

RDQS 的唯一作用是支援在基於 x4 的 RDIMM 系統中使用基於 x8 的 RDIMM。RDQS 引腳使 x8 DDR2 SDRAM 能夠模擬兩個 x4。

答案取決於採用的設計。設計資料設定及保持時序時應留有 150ps 或更大的裕量。資料表載有評估時序時須用到的單端 DQS 壓擺率降額表。建議在計算中全面分析時序，及使用訊號完整性模擬和硬體特性資料。

對於讀取操作，DRAM 使選通與資料邊沿對齊。大多數控制器透過感測選通來確定資料窗口的位置。這種精細的選通／資料對齊要求每個 DRAM 都有一個內部 DLL。DLL 經過調整，可在有限的頻率範圍內運行，並在每個 DRAM 的資料表中進行標示。如果 DRAM 的運行超出此類訂明限制，可能會導致 DLL 無法預測。經測試，DRAM 可在資料表限制的範圍內運行。美光不建議在此類預設限制之外運行 DRAM 或對此不作保證。

Yes, all speed grades are backward-compatible. So, -5B can run at -6T timing and -6T voltage levels (2.5V). At DDR400 speeds, Micron parts require (in compliance with JEDEC standard) Vdd = VddQ = 2.6V ±0.1V. At slower speed grades (DDR333 through DDR200), the Micron parts are backward compatible, only requiring Vdd = VddQ = 2.5V ±0.2V。

美光的 DDR SDRAM 毋須使用單獨的調節器來提供 Vref。但是，由於 Vref 是所有單端輸入的基準電壓，與電路板上的其他集成電路共用調節器或使用 VDD 供應器的分壓器所產生的任何噪聲都會直接影響此類輸入的噪聲裕度。許多多點系統已經為 DDR 記憶體配備了指定的電壓調節器。其他包含點對點記憶體的系統通常在 VDD 和 VSS 之間使用簡單的分壓器電阻網路。系統設計者應評估每個特定系統的優先次序及利弊，並採用最適合系統的電源供應器方案。

美光正在支援 SDR，並計畫支援數年。請聯絡您的本地美光業務代表，以獲得更多資訊。

美光正在支援 DDR，並計畫支援數年。請聯絡您的本地美光業務代表，以獲得更多資訊。

是的。自我重新整理期間需要 VREF。在自我重新整理模式下，所有 DDR 元件的晶片上地址計數器仍在運作，因此 VDD 須維持在資料表規定的限制範圍內。同樣，在 DDR 記憶體設為自我重新整理模式後，不得禁用 VREF。如此行事容易造成意外退出自我重新整理。您應瞭解，VREF 幾乎不消耗功率；與 VTT 和核心 VDD 相比，VREF 消耗的任何電流均可忽略不計。DDR 元件通常將差分對共源放大器用作 SSTL_2 輸入接收器。由於 VREF 引腳主要用作該電路的輸入，因此其電流消耗量很低。事實上，由於該電流很低，因此可將該設備的輸入漏電流（~5µA）視為 VREF 引腳的最大電流要求。典型的 VTT 電源來自電路板上的其他地方，取決於模組/系統中使用的除 DRAM 設備外其他元件。

tWPST 最大規範並非設備限制。設備將以該參數的較大值運作，但系統效能（匯流排週轉）會相應降低。

如果在重新整理時間 (tREF) 內讀取或寫入了所有不同的行地址，則無需執行重新整理。（不同行地址的行數與重新整理週期數相同。例如，如重新整理週期數為 8,192/64ms，行數則等於 8,192）。對於 DRAM，選擇行地址的操作與重新整理相同，因此無需執行重新整理命令。

美光建議將未使用的資料引腳綁定為高電平或低電平。因為美光在製造 DRAM 時使用了 CMOS 技術，引腳浮動可能會使之受到噪聲的影響，並產生隨機的內部輸入電平。未使用的引腳可以透過電阻連接至 VDD 或地面。

NC（無連接）引腳表示不存在或不允許進行內部連接的設備引腳。美光建議不對該引腳進行外部連接。但是，如果已無意進行連接，設備運作不會受到影響。有時，NC 引腳可留作日後使用。請參閱零件的資料表，確認該引腳是否留作日後使用。NF（無功能）引腳表示與設備進行電連接的設備引腳，但其訊號在設備運行方面不具有任何功能。美光強烈建議不要對該引腳進行外部連接。DNU（請勿使用）引腳表示可能有或可能沒有內部連接，但不允許進行外部連接的設備引腳。美光要求不得對該引腳進行外部連接。有關詳情，請參閱零件資料表。

請參閱美光有關熱應用的技術說明第 3 頁： TN-00-08。如果功能或運行不存在問題，請參閱零件資料表上的儲存溫度規範限制。

美光 SDR SDRAM 資料表要求在存取或預充電狀態下保持時脈頻率恆定。但是，由於 SDRAM 中沒有 DLL，因此可以動態改變時脈頻率，但美光不建議如此行事。如果設計要求改變頻率，即使不進行 LMR 和 CAS 延遲變更，亦可以降低 SDRAM 頻率。如果要提高頻率，則應確保符合 tCK 和 CAS 延遲規範。無論哪種情況，都須始終遵守所有其他資料表的時序規範。

由於 SDR SDRAM 沒有 DLL，因此無最低時脈頻率。 However, if the device is clocked at lower frequencies, it is still important to maintain a reasonably fast slew rate on the clock edges to avoid risk of setup and/or hold-time violations. Also, for operating frequencies of 45 MHz, tCKS = 3.0ns。有關更多資料，請參閱違反 SDRAM 壓擺率的 LVTTL 降額 (LVTTL Derating for SDRAM Slew Rate Violations)(TN-48-09)。

是的，CK/CK# 和 DK/DK# 輸入緩衝器是真正的差分輸入。兩組時脈均須滿足 RLDRAM 資料表中時脈輸入操作條件表所定義的規範。

是的。但是，如啟用終端電阻 (ODT)，則應將 DNU 引腳連接至 VTT。在此類情況下，將 DNU 引腳連接至 GND 會大幅增加 VTT 供應器的負載。

簡化的命令集，僅包括四條命令，週期時間短，低至 7ns tRC

多槽寫入是一種可實現類似 SRAM 隨機讀取存取時間的功能。在讀取過程中，使用該功能最高可將 RLDRAM 3 本已很低的 tRC (<10ns) 降低 75%。透過 RLDRAM 3 模式寄存器，您可選擇同時寫入一個、兩個或四個插槽。透過在多個插槽中儲存相同的資料，記憶體控制器可以靈活決定從哪個插槽讀取資料，以盡量減少 tRC 延遲。

多槽寫入，實現類似 SRAM 的隨機讀取能力。多槽重新整理方便同時重新整理一到四個插槽，使重新整理開銷管理比以往更加靈活。RLDRAM3 亦支援採用鏡像功能，以簡化蛤殼式設計配置。

是的。儘管 RLDRAM 3 屬一種新架構，但它利用了 DDR3 和 RLDRAM 2 的許多功能，以盡可能簡化應用和整合。命令協議、尋址和選通方案與 RLDRAM 2 相同，而 I/O、交流時序和讀取訓練寄存器與 DDR3 中所見者非常相似。

是的。美光的綠色工程計畫符合 RoHS，並符合世界上大多數新興環境標準，包括亞洲和歐洲標準。

我們設計的零件符合或超過 JEDEC 規範。我們將隨著標準變更而作出必要變更，以確保我們的零件符合新規範。任何變更都會在產品變更通知 (PCN) 中註明，並發送予我們的客戶。

LPDDR4X 的 VDDQ 從 1.1V 降至 0.6V，功耗較 LPDDR4 進一步降低。LPDDR4X 的最大資料速率與 LPDDR4 相同，為 4266Mbos/pin。LPDDR4X 支援單端 CK/DQS 功能。

LPDDR5 實現每引腳 6400Mbps 的最大資料速率，比 LPDDR4 的最大資料速率 4266Mbps 快 1.5 倍，同時改善了能源效率 (pJ/bit)。LPDDR5 引入多項降低功耗的功能。請參閱以下技術說明。

TN-62-02：LPDDR5 介面：LPDDR5 介面說明，其與 LPDDR4X 有什麼差別
修訂版 A – 4/19

TN-62-03：LPDDR5 培訓：LPDDR5 SDRAM 培訓概覽
修訂版 A – 5/19

TN-62-04：LPDDR5 時脈：LPDDR5 時脈說明，包括與 LPDDR4 的簡要比較。
修訂版 A – 5/19

TN-62-06：LPDDR5 架構：LPDDR5 架構概覽
修訂版 A – 7/19

TN-62-07：LPDDR5 ZQ 校準：LPDDR5 ZQ 校準概覽
修訂版 A – 12/19

TN-62-08：LPDDR5 NT ODT：LPDDR5 NT ODT
修訂版 A – 7/19

在晶粒方面沒有區別。為配合各市場區隔，我們選擇在 LPDRAM 產品線中增加「行動」、「汽車」和「嵌入式」前綴文字。行動產品用於便攜式設備，如智慧型手機及平板電腦。汽車產品適用於與汽車相關的設備。嵌入式產品乃為專用計算機系統（不同於通用計算機）設計一項或一兩項特定功能的設備。在嵌入式應用程式方面，設備是作為完整設備系統的一部分嵌入，例如，嵌入數位電視、照相機及機上盒等設備中。每個市場區隔的產品要求各不相同，如零件編號中註明的操作溫度。有關實際操作溫度範圍，請參閱各資料表。

操作溫度
Blank = 商業溫度
IT = 工業溫度
AT = 汽車溫度
WT = 無線溫度
XT = 寬溫度
UT = 超常溫度
ET = 極端溫度

視情況而定。就 LPDRAM 與標準 SDR/DDR 的價格比較而言，容量至關重要。此外，由於 LPDRAM 有 x16、x32 和 x64 三種標準配置，如您的應用程式目前使用兩個 x16 元件以支援 x32 匯流排，則您可能會降低總體 BOM 成本。您可使用一個 x32 LPDRAM 代替兩個 x16 標準 DRAM。有關成本資料，請聯絡您的當地代表。

LPDDR3 針對電池壽命和便攜性進行了最佳化。DDR3L-RS 是 DDR3L 晶粒的低功耗 IDD6 版本，實現了價格與效能的平衡，同時提高了待機功耗。

是的。LPDRAM 零件可以以等於或低於其額定速度等級的任何速度運行。

我們的低功耗 LPDRAM 設備針對有功耗要求的產品進行了最佳化，結合採用尖端技術和封裝選項，可滿足空間要求並延長電池壽命。LPDRAM 提供 DDR/SDR 介面。

這個快速增長的市場讓我們感到興奮不已。我們計畫在未來多年製造 LPDRAM，並繼續縮小我們的設計，以實現更高的容量。

我們提供全面的 LPDRAM 產品組合，包含各類容量和封裝選項（包括 JEDEC 標準 FBGA 、xMCP 及層疊封裝）。美光擁有豐富的 LPDRAM 經驗，我們的全球技術支援團隊可以為您提供所需的專業知識及協助，更快地將您的設計推向市場。

DRAM 模組

透過適當去耦，該設計可予接納。但是，美光建議確保所有供應器都是分離的。Vref 提供定期切換的信號，噪聲往往更大。由於連接此類供應器可能導致此類噪聲進入 Vtt 層，而 Vtt 層應盡可能穩定，因此穩健設計一般不會連接此類供應器。此外，Vref 所需的電流遠小於 Vtt。

沒有。須模擬設計使用 1 個或以上記憶體模組的穩健記憶體子系統，以確定最佳走線長度、端接。但是，我們的設計指南（如TN-47-01 和 TN-41-08）提供基於若干典型系統假設的部分最佳慣例和設計示例。有關資料並非設計系統的唯一方法，它只是一個起點，是用於確定系統最佳設計的步驟示例。

NVDIMM 是一種非揮發性持久記憶體解決方案，將 NAND 快閃記憶體、DRAM 和可選電源整合到單一的記憶體子系統中。美光的 NVDIMM 兼具 DRAM 的效能水準及 NAND 的持久可靠性，確保儲存於記憶體中的資料在斷電時受到保護。

NVDIMM 在伺服器的 DRAM 記憶體插槽中運行，以 DRAM 速度執行工作負載量。如出現電源故障或系統當機，板載控制器會將 DRAM 中儲存的資料安全傳輸至板載非揮發性記憶體中，進而保存可能會遺失的資料。當系統恢復穩定後，控制器會將資料從 NAND 傳輸回 DRAM，進而使應用程式可以繼續有效率地進行之前中斷的任務。

持久性記憶體是記憶體∕儲存層級的新層級，透過提供更接近處理器的非揮發性、低延遲記憶體，更靈活地進行資料管理。本質上，持久性記憶體消除了標準儲存技術對應用程式造成的 I/O 瓶頸限制，進而加快提升應用程式效能。透過將非揮發性記憶體置於 DRAM 匯流排上，該架構使客戶能夠顯著最佳化資料移動，進而更快地存取 DRAM 中儲存的變量。

透過持久性記憶體，可使系統架構師在存取須保留的關鍵資料時，不再被迫犧牲延遲及頻寬。關鍵資料可以儲存在靠近處理器的位置，進而大幅縮短存取時間。持久性記憶體在延遲、頻寬、容量及成本方面實現了獨特的平衡，可以類似 DRAM 的超快速度存取關鍵資料，系統設計者能夠更好地管理總體成本。

任何應用程式的效能如依賴於在非揮發性介質（HDD 或 SSD）中儲存的變量，則可從 NVDIMM 中受益（大多數應用程式都可以加速）。持久性變量包括元資料日誌、檢查點狀態、主機寫入快取、寫入緩衝、日誌及一般日誌。可透過將此類變量放入 NVDIMM 加速的應用程式包括使用 RAID 卡的雙節點、高可用性儲存裝置、SSD 映射、RAMDisk 及 SSD 寫入快取。

美光將提供三種 DDR4 NVDIMM 產品：

帶傳統韌體的 8GB DDR4 NVDIMM
帶 JEDEC 韌體的 8GB DDR4 NVDIMM
用於 8GB NVDIMM 的 PowerGEM®

傳統韌體指 AgigA Tech, Inc. 為初始 DDR4 NVDIMM 設計所確定的韌體功能及功能控制器寄存器地點。JEDEC 目前對 NVDIMM 韌體功能、寄存器位置和 API 進行了標準化處理，因此一名供應商的 NVDIMM 可以與任何其他供應商的 NVDIMM 相容。美光的所有新 NVDIMM 解決方案均將採用 JEDEC 韌體介面。

目前，許多主機板、伺服器和儲存伺服器均支援 NVDIMM。2016 年將有更多產品上市。請聯絡您的供應商，瞭解詳情。

NVDIMM 利用區塊模式或直接存取驅動程式。與區塊模式驅動程式聯用的 NVDIMM 與操作系統和應用程式相容，幾乎沒必要修改軟體。利用帶有直接映射驅動程式的 NVDIMM 可以實現附加效能，但操作系統和應用程式軟體可能需要作出若干修改。美光目前正與主要 OEM 和軟體公司合作，將 NVDIMM 硬體、驅動程式和軟體支援納入其主流產品。

NAND 快閃記憶體

嵌入式多媒體記憶卡 (e.MMC) 是 JEDEC 定義的一種基於 NAND 快閃記憶體，採用小型 BGA 封裝的記憶體解決方案。JEDEC 界定了硬體和軟體，以便客戶能輕鬆地進行產品開發，並實現多源化。

e.MMC 是一種全管理型解決方案（所有介質管理和 ECC 均在內部處理），使 NAND 技術的轉換對於主機不可見，並使客戶有能力縮短產品上市時間，使產品更長久、更便捷。

我們的嵌入式市場 e.MMC 產品分為兩個系列：汽車市場和廣義市場。這是由於汽車市場存在獨特要求；因此，美光的汽車團隊支援開發單獨的產品線。廣義市場涵蓋所有其他市場區隔，如消費者、遊戲、伺服器、網路、工業、醫療、軍事等。廣義市場 e.MMC 包括兩個分系列：商用溫度級 WT 和擴展溫度範圍 IT。

您可以透過美光樣品中心訂購樣品。

是的，JEDEC 規範須與資料表一併閱讀。美光 e.MMC 符合 JEDEC 標準；因此，美光資料表提供美光 e.MMC 設備的專有資料。

是， WT 和 IT 產品具有 IBIS 模型（JEDEC 153/169 球和 100 球）

美光為工業客戶提供大量解決方案，如五種容量和 JEDEC 標準 BGA 153/169 球和定制 100 球封裝。所有此類產品均可在 -40°至 85°C 的擴展溫度範圍內運行。

美光的 100 球 e.MMC BGA 封裝採用 1.0mm 球節距，可簡化電路板佈線（節省 PCB 成本）及提高電路板級可靠性（溫度循環）。該解決方案對汽車、工業和網路市場區隔尤具吸引力。請參閱下表瞭解更多優勢。

100 球 e.MMC 的功能	優點
較大的球節距（1.0 毫米）	PCB 走線/空間設計成本低廉簡化 PCB 佈線減少 PCB 層數縮小鑽孔尺寸，降低成本降低 DAR（鑽孔縱橫比），提升 PCB 產量走線更寬，散熱效果更佳
球公稱直徑較大（0.45 毫米）	PCB 板級可靠性高提高表面裝貼產量（與小型球封裝相比）散熱效能更佳
球數低（與 153 球 e.MMC JEDEC 標準相比）	PCB 布線更輕鬆、成本低降低封裝和 PCB 成本
100 球模式包含 12 個機械支撐球（每個角 3 個）	PCB 板級可靠性高「大封裝尺寸」偏差可靈活調整
球位設計靈活	日後能進行 e.MMC 功能升級及採用下一代技術

美光已終止其 e.MMC 4.4 產品的生命週期。請向您的 AE 尋求支援。美光提供專門的技術說明「TN-FC-08：從美光 4.4 版 e.MMC 遷移至 4.41 版 e.MMC」，以供查閱。

可以，e.MMC 提供兩個啟動分割區，可快速存取啟動代碼，提升系統啟動時間。從啟動分割區啟動可在約 50ms 內存取儲存的資料，而從用戶區啟動則需要數百毫秒。然而，如要利用啟動分割區，晶片組須能夠支援從啟動分割區啟動。請諮詢晶片組供應商，瞭解是否支援從 e.MMC 啟動分割區啟動。

是的，ESG e.MMC 設備支援靜態資料保護。設備作為組合從美光工廠出廠時，配置已經過最佳化，可達到最佳寫入效能。如在寫入操作過程斷電，客戶可以重新配置設備，以保護靜態資料（之前寫入的資料）。

e.MMC 規範方便客戶將用戶資料區配置為最多四個獨立分割區，每個分割區可配置為 MLC（預設）或增強模式 (pSLC)。增強模式可靠性更高，但需要 MLC 的兩倍空間。

有關詳細資訊，請參閱「TN-FC-40：嵌入式 e.MMC 配置」

由於 e.MMC 是工業標準產品，因此市場一般提供 e.MMC 驅動程式。

嵌入式通用串列匯流排 (eUSB)是一種基於 NAND 快閃記憶體，符合 USB 產業標準的記憶體解決方案。USB 是一種廣泛採用的介面，可用於多種平台和操作系統，為當前及以後的應用程式提供低成本、有效率的資料傳輸解決方案。

eUSB 是一種全管理型解決方案，採用 NAND 記憶體，並透過板載控制器在內部處理所有介質管理和 ECC 控制。eUSB 為客戶提供完整的儲存解決方案，可輕鬆整合至系統中，進而縮短產品上市時間。

eUSB 使用本地 SLC NAND 記憶體，結合全域平均耗損及動態資料重新整理等豐富的管理功能，實現了效能和可靠性的完美融合。

eUSB 設備有一個 10 引腳（2x5）USB 母座連接器，與大多數主機板上的產業標準 10 引腳連接器相容。PCB 上還設有安裝孔（直接連接到內部地面），以確保與系統板穩定連接。如有需要，製造過程中 PC 板上用於分板的其他孔亦可用作額外的安裝地點。

是的。美光的 eUSB 可用作操作系統啟動及主儲存設備。不過，應用程式的 BIOS 須支援啟動模式功能，這對於過去五年內製造並支援 USB 2.0 的大多數系統來而言不成問題。在主儲存或啟動模式下，eUSB 應被識別為系統中的固定硬碟。

是的。請查看零件目錄，瞭解美光當前的 eUSB 產品。

我們最新一代 eU500、eUSB 3.1 產品確實提供了透過使用 SMART 命令提取相關使用壽命資料的方法。但是，前幾代 eUSB 產品不支援採用運行時間方法收集使用壽命資料。

是的。美光最新一代 eU500 eUSB 3.1 產品向下相容，符合 USB 2.0 協議。eU500 系列還支援與上一代 e230 相同的外形尺寸、電壓和連接器產品。請查看零件目錄，瞭解美光當前的 eUSB 產品。

平面 NAND 快閃記憶體已接近其實際擴展極限，為記憶體產業帶來了挑戰。產業創新在於利用最先進的 NAND 技術，以更大的容量和更低的每位元成本實現擴展。3D NAND 使快閃記憶體儲存解決方案能夠持續符合摩爾定律，在降低 NAND 快閃記憶體成本的同時顯著提高容量。

Intel 和美光開發的 3D NAND 技術在容量和成本方面均有顯著提升，是首款使用浮動柵極單元的 3D NAND。此類 3D NAND 使快閃記憶體裝置的容量較目前生產的其他平面 NAND 晶粒高出三倍，而且第一代產品的架構比平面 NAND 更具成本效益，並具備改善延遲、提高耐用性和簡化系統整合的各項功能。

我們已整合各項功能，以改善效能並提供新功能，包括新的寫入算法及功率管理模式，更有利於系統整合。請參閱 FortisFlash，瞭解關於此類功能的更多資訊。

新 3D NAND 技術採用浮動柵極單元，並將快閃記憶體單元垂直堆疊 32 層，在標準封裝內實現 256Gb 多層單元 (MLC) 及 384Gb 三層單元 (TLC) 晶粒。

目前，美光僅提供大型區塊設備。有關詳細資訊，請參閱技術說明 TN-29-07：小型區塊與大型區塊 NAND 裝置。

如要獲得美光 NAND 快閃記憶體裝置的最大寫入／讀取吞吐量，請使用寫入和讀取快取操作。有關如何使用此類命令的詳情，請參閱 NAND 裝置資料表及我們的 NAND 技術說明頁面。

高速 NAND 讀取資料的速度高達每秒 200 兆位元組 (MB/s)，寫入資料的速度高達 100 MB/s。有關速度的實現有賴於利用新的 ONFI 2.0 介面規範及時脈速度較高的四平面架構。相比之下，傳統的 SLC NAND 資料讀取速度限於 40MB/s，資料寫入速度低於 20MB/s。如需盡可能發揮高速 NAND 的效能優勢，用戶須使用新 ONFI 2.0 同步介面標準。

Nvb 被指定為 P/E 週期結束時有效區塊的最低數量。

我們按每 512 位元組字段界定 ECC 要求。由於每單元位元數目增加，MLC NAND 裝置的 ECC 要求高於 SLC NAND。不同設計的 ECC 要求各不相同，因此請查閱設備資料表，瞭解所需的 ECC 數量。

重複讀取相同資料時會出現讀取干擾。本質上，NAND 技術的讀取干擾錯誤發生率非常低。但是，為減低因讀取干擾所接獲的錯誤，我們建議用戶重新整理資料，以減少相同資料的讀取次數。

確保您在執行任何類型的寫入或刪除操作後，向 NAND 裝置發出讀取狀態命令。在執行寫入或刪除操作後檢查狀態，以報告寫入或刪除操作是否成功。如讀取狀態命令報告寫入操作失敗，則應將該資料寫入到其他地方，且正在寫入的區塊應退役。如讀取狀態命令報告刪除操作失敗，則該區塊亦應退役。

透過 ECC，NAND 的位元錯誤率 (BER) 可與通常用作啟動設備的 NOR 相當。使用 NAND 的應用程式通常會將啟動代碼複製到 DRAM，然後從 DRAM 執行。如需瞭解更多資訊，請閱讀技術說明 29-16，該說明雖針對特定的處理器，但是其中的概念普遍適用。 TN-29-19是非常有用的 NAND 一般概念技術說明。

是的。

在雙晶粒 NAND 裝置中，每個 CE# 上都有單個晶粒，返回的設備 ID 乃基於一個晶粒的 CE#。例如，具有兩個 CE# 引腳的 8Gb 雙晶例 NAND 裝置將返回每個 CE# 的 4Gb 設備 ID。詳情請參閱 NAND 裝置資料表的讀取 ID 部分。

其他美光 NAND 快閃記憶體技術資訊（包括效能增強命令相關詳情）載於 NAND 技術說明頁面。

美光發佈了 NAND 裝置的 Verilog、HSPICE 及 IBIS 模型。如需找到您所需的理想模型，請參閱相應的 NAND 零件目錄，並選擇您的設備以檢視可用模型。

請檢查您是否為 NAND 裝置使用了適當數量的錯誤更正碼 (ECC)。ECC 閾值載於 NAND 裝置資料表的「錯誤管理」部分。我們亦應確保不使用 NAND 製造商（美光）標記的壞區塊。有關如何搜尋製造商標記的壞區塊的詳情，請參閱 NAND 裝置資料表的「錯誤管理」部分。

請確保在設備通電後向 NAND 裝置發出復位命令 (FFh)。須向 NAND 裝置的每個有效晶片使能端 (CE#) 發出復位命令 (FFh)，然後才可向該 CE# 發出任何命令。

繪圖記憶體

繪圖型 DRAM 是 DDR SDRAM 的一種，旨在滿足極大的頻寬要求。與標準 DRAM 不同，繪圖型 DRAM 通常與 SoC 焊接在相同的 PCB 上，且始終支援每個記憶體元件 32 個 DQ。除顯示卡和遊戲主機外，繪圖型 DRAM 亦用於網路、汽車及高效能運算等高頻寬應用程式。

與前代產品 GDDR3 相比，GDDR5 容量更大、外部電壓更低及記憶體頻寬增加至兩倍以上。DDR3 和 GDDR3 的資料速率與 CK 時脈為 2 倍關係，而 GDDR5 的資料速率與 CK 時脈為 4 倍關係，獨一無二。

不可以，由於封裝尺寸不同，GDDR5 無法直接取代 GDDR3。GDDR3 採用 136 球 BGA 封裝，而 GDDR5 採用 170 球 BGA 封裝。

與前代產品 GDDR5 相比，GDDR5X 容量更大且外部電壓更低 (1.35V)。GDDR5X 的頻寬 (10–16 Gb/s) 亦是 GDDR5 的兩倍，但仍採用傳統的分立封裝技術 (FBGA)。

其區別在於 GDDR5X 有兩種運行模式：

QDR 模式：支援 10 Gb/s 及以上的速度
DDR 模式：支援 0.2-6 Gb/s 的速度，與 GDDR5 相容

是的，GDDR5X 具有符合 IEEE 1149.1 的邊界掃描功能。

美光是業內首個支援 GDDR5X 量產的記憶體供應商。

是的，GDDR5X SGRAM 標準 JESD232 於 2015 年 12 月首次發佈。最新的 JEDEC 版本是 JESD232A。

由於封裝尺寸不同，GDDR5X 無法直接取代 GDDR5。GDDR5 採用 170 球 0.8mm 節距 BGA 封裝，而 GDDR5X 採用 190 球 0.65mm 節距封裝。

與前幾代繪圖記憶體相比，GDDR6 的容量更大，頻寬是 GDDR5 的兩倍，超過了 GDDR5X 的速度。此外，其基於雙通道架構，在大幅提升效能的同時，亦能與 GDDR5 記憶體存取尺寸向下相容。

不可以

可以

是的，GDDR6 具有符合 IEEE 1149.1 的邊界掃描功能

美光採用基於 GDDR5X 的高速訊號技術，經過兩年多的設計、量產、測試和應用學習，推出 GDDR6 產品，使得美光在傳統記憶體元件的高速訊號方面保持領先地位。

是的，GDDR6 SGRAM 標準 JESD250 於 2017 年 7 月首次發佈。

由於封裝尺寸不同，GDDR6 無法直接取代 GDDR5 或 GDDR5X。GDDR5 採用 170 球 0.8mm 節距 BGA 封裝，GDDR5X 採用 190 球 0.65mm 節距 BGA 封裝，而 GDDR6 採用 180 球 0.75mm 節距 BGA 封裝。

混合記憶體立方體

美光持續檢視產品藍圖，以確保我們當前的產品組合能夠滿足當前和未來的市場需求。自早期推出 HMC 以來，其他／替代性高效能記憶體已進入市場，推動 HMC 取得初步成功的大量專案已趨於成熟。

美光將繼續為高效能應用程式開發和設計記憶體。GDDR 有藍圖作支援，將於該領域繼續發展。美光亦制定了 HBM 研發方案。

請與相應的業務團隊或經銷聯絡人合作，確保在最終購入日期之前向美光告知最終購入數量。

請參閱上文。

美光是網路空間領先的記憶體供應商，我們將繼續關注和評估未來的機會。

Hybrid Memory Cube Consortium (HMCC) 是一個由建構、設計或推動 HMC 技術的產業領導者組成的專責小組。HMCC 的目標是界定產業可採用的 HMC 介面，並促進將 HMC 整合至各種應用程式，使研發人員、製造商和推動者能夠利用這一革命性技術。

HMCC 正在開展大量的探索工作。美光將繼續支援 HMCC 進行技術討論及從客戶參與中學習／提供相關意見。

多晶片封裝

是的。我們確實有關於 PoP 的可靠性資料。聯絡美光，獲取更多資訊。

不存在差異。PoP/MCP 零件與離散元件進行相同的品質鑒定測試。

Beagle 板使用我們的 NAND + 行動 LPDDR PoP 組合零件，容量因您所使用的 Beagle 板的版本而異。在我們的 FBGA 解碼器中輸入實體零件上的 5 位字母數位代碼的第二位，就能得到相應的美光產品型號。

從系統解決方案的角度來看，由於 PoP 直接適配處理器，因此無需在 PCB 上佈線。這不僅為客戶節省了成本，亦可提供更佳的訊號完整性。

在市場的推動下，PoP 外形尺寸須縮小，若干合約製造商已啟用了相關技術。PoP 可以幫助節省佈線成本，提高訊號完整性。鑒於有關成本和效能優勢，美光建議您與您的 CM 密切合作，以確保向該技術順利轉型。

從使用離散零件進行測試轉向 PoP 時，應注意不要在包含離散元件的設計中留下任何線腳。如有必要，可使用 0 歐姆電阻將記憶體與離散零件所用的走線隔離開來。

我們的標準產品是 x16 NAND 和 x32 行動 LPDDR，並且提供 x8 NAND 和 x16 行動 LPDDR。有關最新資訊，請聯絡您當地的美光支援部門。

MCP 是多晶片封裝，包含多個晶粒，可用於任何控制器。PoP 是 MCP 的一種形式，專門用於堆疊在處理器頂部，其頂面的焊盤與 PoP 的輸出球閘適配。由於 PoP 封裝正好堆疊在處理器頂部，因此無需在 PCB 上佈線，訊號完整性更佳。針對各種處理器設計有不同的 PoP 封裝。PoP 和 MCP 設備使設計人員能夠利用 z 空間，並靈活地在一個封裝中提供不同的邏輯（例如，NAND + 行動 LPDDR 或 e.MMC™ + NAND + 行動 LPDDR）。我們提供多種產品，以滿足客戶的需求。

固態儲存

我們透過 Crucial 品牌直接向消費者銷售 SSD（和記憶體）。Crucial SSD 提供與美光 SSD 相同的品質、可靠性和效能，但其封裝乃面向消費者業務。您現在就可以在 crucial.com/ssd 上購買。

裸晶片

目前，幾乎所有批次的美光記憶體晶粒均以整片晶圓，而非以分離晶粒形式出售（請向您當地的業務聯絡人核實供貨情況）。每批晶圓中都提供晶圓圖。有關晶圓映射的更多資訊，請參閱TN-00-21。（有關 Aptina 圖像傳感器晶粒訂購資訊，請參閱aptina.com）

美光晶粒以整片晶圓的形式供應，使用托運人或供應商的水平晶圓盒（「晶圓堆疊盒」）裝運。客戶須在乾淨的室內環境下儲存和拆開美光晶圓。欲瞭解更多資訊，請參閱 CSN 20：完整晶圓封裝。

200mm 晶圓的標準「未研磨」晶圓厚度為 750µm，300mm 晶圓的標準「未研磨」晶圓厚度為 790µm。美光還根據不同產品，為 200mm 晶圓提供其他晶圓厚度選項。請參閱適用的晶粒資料表，瞭解有關標準厚度以外的其他晶粒厚度選項。根據客戶需求，美光可能會考慮加工其他厚度。請諮詢您的業務代表，以獲得更多資訊。

支援

串行存在檢測

將十六進制值轉換為二進制，然後將其與相應 JEDEC SPD 規範中的相關 SPD 位元組進行對照，就可以獲知該位元組的用途和設置方式。

美光利用專有應用程式，根據工程師的意見和規則資料庫為每個產品型號生成 SPD 值。資料庫中的規則乃精心編寫，以確保遵守 JEDEC SPD 規範，以確保相容性和一致性。

模組的 SPD 規範由 JEDEC 確定。美光使用 JEDEC 第 21-C 號標準中的多項 SPD 規範確定和生成 SDRAM、DDR、DDR2、DDR3 和 FBDIMM 模組的 SPD 資料。公眾可透過 www.jedec.org 獲取有關規範（如獲批准）。尚未完成或批准的規範僅提供給 JEDEC 成員。

串行存在檢測

SPD 資料代表模組的不同電氣和物理特性。有關資料永久保存在模組上的電子抹除式可複寫唯讀記憶體 (EEPROM) 中。基本輸入輸出系統（BIOS）可透過 SMBus 存取 SPD 資訊。然後，系統 BIOS 可以使用有關資料配置系統，最佳化已安裝的記憶體。

SPD 表格列示每個記憶體模組的 EEPROM 中儲存的每個位元組的十六進制值。

模擬模型

透過使用美光提供的封裝器以及您正在處理的特定模組所用的 DRAM 元件的 Verilog 模型，可以為 DDR、DDR2 和 DDR3 模組建立 Verilog 模型。可配置的 DIMM 模型檔案（ddr_dimm.v、ddr2_module.v 或 ddr3_dimm.v）包含在 DDR、DDR2 和 DDR3 元件的 DRAM Verilog 模型 .zip 下載檔案中。.zip 中的 readme.txt 檔案提供了 DIMM 模型的配置說明。

美光製造的模組在硬體上與奇偶校驗和非奇偶校驗系統相容。Par_in（奇偶校驗輸入）和高階地址訊號有一個弱（100K 歐姆）下拉電阻，以穩定輸入訊號，防止在開關點附近震盪。Err_out（奇偶校驗錯誤輸出）屬漏極開路，除非用於奇偶校驗系統，否則應保持真正的無連接狀態。奇偶校驗模組上的 SPD 資料反映奇偶校驗。在極少數情況下，非奇偶校驗系統的韌體或 BIOS 會誤判 SPD 中的奇偶校驗位元。因此，系統設計者應確保非奇偶校驗系統的韌體預料到或忽略 SPD 資料的相關部分。

美光建議從連接器製造商處獲取連接器模型，以確保模型的準確性。美光可能會提供一個簡單的非耦合 RLC 連接器模型，供您按原樣使用或用於建立自身的連接器模型。請發送電子郵件至 DRAM 支援部門，索取該模型。

通常情況下，Gerber 和 ODB++ 檔案包含關於我們設計的專有資訊，可能會在未經我們同意的情況下被用於批量生產我們的產品，故我們不會向客戶提供有關檔案。客戶通常並無索要 Gerber 檔案的理由。Gerber 檔案乃提供予 PCB 製造商，用於批量生產 PCB。IBIS、EBD 或電路板檔案為客戶建立模型和進行訊號完整性模擬提供了充足的資訊。

美光可以應要求為大多數模組提供 Hyperlynx 模型。請透過向 DRAM 支援部門發送電子郵件提出請求，並提供您感興趣模組的完整產品型號。請注意，在您的請求獲接納後，可能需要最多兩週時間才能收到模型。

美光不提供模組的 VHDL 模型。我們將建模資源集中用於使用率較高的建模標準，如 IBIS、Verilog 和 HSPICE。但是，美光提供 VHDL 模型的替代品：Denali 和 Synopsys 網站均提供其記憶體元件和模組模型庫。如無 VHDL 模型，此類 EDA 封裝或會是建立行為模擬的替代方法。部分模擬器（如 ModelSim）提供雙語選項（VHDL 和 Verilog）。如以該方式進行模擬，則可在目前可用的 Verilog 模型周圍使用 VHDL 封裝器。

如需瞭解模型支援的硬碟強度，請進行以下操作：
- HSPICE 模型：查看 .sp 檔案，瞭解有關支援的硬碟強度以及如何選擇有關硬碟強度的資訊。
- IBIS 模型：對[模型選擇器]部分進行文本搜尋。該部分描述了特定輸入／輸出或輸出緩衝可選的硬碟強度。

HSPICE 模型：查閱讀我檔案，瞭解晶粒版本資訊。
IBIS 模型：查閱檔案頂部的晶粒版本資訊。

為根據實驗室測量結果驗證模型，美光會比較多個項目，如輸入電容、功耗和接地鉗位二極管特徵、輸出緩衝硬碟強度和輸出緩衝壓擺率。美光的新模型載入了一份品質報告，將模型特徵與實驗室測量結果及資料表規範進行比較。

大多數美光模型包含極少的 IBIS 4.0 的特定關鍵字。在許多情況下，僅需進行幾處簡單修改，模型即可符合 IBIS 3.2。首先，將[IBIS Ver]關鍵字更改為 3.2。然後，在每個[模型規格]關鍵字下的「Vref」部分前面添加註釋字符（「|」）。最後，註釋每個[接收器閾值]部分。

記憶體控制器設有兩個 rank，在效能和功耗方面都具備優勢。例如，當控制器在等待一個 rank 上提供的 64 位元字組時，可以存取第二個 64 位元 rank。這種交錯可提高模組的整體效能。未使用的 rank 的功耗亦可以降低，進而降低模組的功耗。

1.x 級模型表示該模型尚未與任何實驗室測量結果相關聯。通常情況下，1.x 級模型用於矽前或試生產設備。2.x 級模型已與實驗室測量結果相關聯。

電路板檔案是 PCB 的完整電氣和機械說明。EBD 和 ODB++ 檔案由電路板檔案生成。由於電路板檔案包含關於模組設計的機密和專有資訊，因此不得向未訂立 NDA 的客戶提供電路板檔案。

Gerber 是發送予 PCB 製造商用於生產 PCB 的檔案。Gerber 是一個過時的術語，因為電路板車間目前需要 ODB++ 檔案來批量生產 PCB。Gerber 一詞的涵義比較寬泛，有時指說明 PCB 電氣和機械特性的任何檔案，包括 EBD、ODB++ 和電路板檔案。如客戶要求提供模組的 Gerber 檔案，務必要確定他們真正需要的具體檔案類型。

rank 通常指系統的資料匯流排寬度。該寬度一般為 64 或 72 位元。例如，如將 8 個寬度各為 8 位元的元件安裝到 PCB 上，即建立了一個 64 位元寬的模組，由此便可從模組讀取一個 64 位元的字組。我們將以上模組稱為「單面」模組。16 個寬度各為 8 位元的元件可以安裝到 PCB 上，形成兩個 64 位元寬的 rank，由此建立「雙面」模組。

.ibs 或 IBIS 檔案是一種電路說明，供 Cadence® Allegro® 或 HyperLynx® 等模擬應用程式讀取。IBIS（輸入／輸出緩衝資訊規範）是一項 EIA（電子工業聯盟）標準。IBIS 是一種特定格式的文本檔案，表示電路輸入和輸出的電流與電壓以及電壓與時間特性。IBIS 模型不包含任何關於元件內部構成的專有資訊，因此是提供給客戶的首選文檔。IBIS 檔案通常毋須訂立 NDA。

記憶體控制器可以在一個儲存庫中開始一項操作，並在完成第一項操作的同時在另一個儲存庫中進行另一項操作。這種交錯可提高 DRAM 的整體效能。

儲存庫乃單個 DRAM 元件所特有，指 DRAM 元件中的子陣列。rank 乃記憶體模組所特有，指由多個 DRAM 元件組成的子陣列。

模組的完整 IBIS 模型由多個檔案組成：

1. 該特定模組所用 DRAM 的 IBIS 模型
2. PLL、寄存器和 EEPROM 的 IBIS 模型（視需要）
3. PC 上阻抗併聯端接的 IBIS 模型
4. PCB 的 EBD（電子電路板說明）檔案。該檔案參考了上述端接的 IBIS 檔案。

有關檔案共同對 PCB 作出完整說明。

電路板設計人員在尋找 CAD 製圖或模擬的起點時，經常會問到這個問題。由於需要考慮的變量太多，因此難以給出「正確」答案。時脈速度、1T 或 2T 時序、寄存或無緩衝模組以及走線阻抗均是重要因素。部分控制器有終端電阻，部分控制器沒有。部分控制器有兩種命令和位址匯流排。所有有關因素均會影響走線長度和端接，並影響如何實現可接納的訊號完整性。

美光技術說明 TN-47-01、 TN-47-20 及 TN-46-14 可作為起點，但走線長度和端接最終須透過模擬和物理測試來證明。美光為並無運行模擬器方面專業知識或資源的客戶提供線上模擬器。線上模擬器位於 Micron.com 的安全區域；請瀏覽以下 URL 申請存取：www.micron.com/simulators。

我們發現，根據客戶要求建立模組模型更加有效率。如果您無法找到您感興趣的模組的 IBIS 模型，請將您的請求透過電子郵件發送至 DRAM 支援部門。

關於美光

Elpida 收購

您可以繼續透過相同的電話號碼和辦公地點聯絡您的聯絡人。您的聯絡人應會向您提供日後使用的新美光電子郵件地址。

自 2014 年 2 月 28 日起，Elpida 更名為 Micron Memory Japan，Elpida Akita 更名為 Micron Akita, Inc.。

隨著我們繼續將 Elpida 併入美光，部分業務辦事處的地點將會變更。有關進一步詳情，請聯絡您的本地業務代表。

您的業務代表可回答您或會提出的任何問題，並將與您密切合作，以確保盡可能澄清和解決所有問題。

請瀏覽 www.micron.com/careers 申請工作。

請繼續與以前的業務和客戶服務代表聯絡。有關聯絡人如有變更，我們會立即通知您。

Elpida 產品相關資訊已整合至 www.micron.com。請使用以下有用提示來確定 Elpida 零件和瀏覽我們的擴充零件目錄：

所有 Elpida 產品型號均以字母「E」開頭。
Elpida 零件將在零件目錄的開頭列示，因為零件清單乃根據產品型號的字母順序排序。
零件目錄可進行分類；使用零件目錄頂部的篩選器，根據技術、容量或其他特徵縮小零件清單範圍。
有關解讀 Elpida 產品型號的更多資訊，請參閱 Elpida 產品型號指引。

訂購產品編號將予以更改，以涵蓋封裝介質代號（卷裝或托盤封裝）。產品變更通知已於 2013 年 12 月發佈。如您有任何其他問題，請聯絡您的業務代表。

有關 Elpida 零件資訊，包括存取 Elpida 特定零件的目錄和資料表，請瀏覽 micron.com/elpidaparts。

目前我們並不打算變更 Elpida 品牌產品上的標誌或零件標記。如果有任何更改，美光將努力盡量減低對客戶的影響，並將透過適當的渠道告知客戶有關更改。

請繼續完成正在進行的任何鑒定，惟您的客戶支援團隊另行通知則另當別論。如果您對支援或如何鑒定有任何疑問，請諮詢美光或 Elpida 目前的技術聯絡人。

美光已對美光經銷網路作出變更。有關美光授權經銷商的完整列表，請參閱美光授權經銷商名單。美光授權經銷商將同時販售美光和 Elpida 產品。如果您在訂購產品時遇到任何疑問或問題，請發送電子郵件至 distribution@micron.com；我們將確保有專人為您提供協助。如果隨著時間過去，美光決定進一步變更其經銷網路，我們將積極主動地與經銷商和客戶合作，滿足他們的供應鏈需求。

業務系統會遷移至美光的 SAP 採購環境。
採購訂單的佈局與編號將自 2014 年 3 月起作出變更。
2014 年 2 月 28 日至 2014 年 3 月 7 日期間未結的 Elpida／Rexchip 採購訂單將建立為美光替代採購訂單，並將參照先前的 Elpida／Rexchip 採購訂單號。
美光採購訂單上的賬單收貨地址可能與先前的 Elpida／Rexchip 地址不同。已於 2014 年 2 月第一週向 Elpida／Rexchip 供應商分別致函，介紹新的法律實體與賬單地址。
- 法律實體名稱及賬單地址

針對各 Elpida 法律實體生效的第三方協議將轉讓予美光及／或最終終止。受影響的供應商將收到聯絡。
一支由美光與前 Elpida 團隊成員組成的核心團隊正在努力處理這些協議。預計不會發生任何變化，但若協議受到影響，美光可能會與您聯絡。

美光的條款與條件將適用於所有採購。相關條款與條件通常都包含在採購訂單中。對於 Micron Memory Japan 而言，相關條款與條件通常包含在主採購協議中。然而，若您與 Elpida 已簽訂現有協議，一般而言，其中包含的條款與條件將繼續適用，直至該協議被修訂或其期限結束為止。

基金會

我們目前並無捐贈記憶體的機制。我們有時會向大學合作夥伴捐贈半導體設備。

前往「社群補助」頁面下載申請表和說明。

根據指示，向美光基金會提交所有必要表格和資訊。

我們不會考慮不完整的提案或不屬於我們主要資助領域的計畫／專案。

高等教育補助的申請只能透過邀請作出。如需討論想法，請致電 (208) 363-3675 聯絡 Janine Rush-Byers。

您必須位於生產製造基地社群：美國組織必須位於愛達荷州博伊西附近；組織位於美光公司所處的弗吉尼亞州馬納薩斯附近；國際組織則必須位於新加坡或義大利阿韋扎諾附近。

若您不確定是否符合條件，請聯絡美光基金會。

您必須出示非營利身分證明。且必須提交完整的申請表。請參見下文。優先考慮專門促進科學、數學與技術發展的相關計畫。

學校可在不同層面參與這些計畫，從單個專案到多層次參與的策略合作夥伴關係均可。學校的參與程度取決於美光與各所大學相關部門之間的契合程度和共同利益。

如需探討您所在部門參與的可能性，請透過university_relations@micron.com聯絡美光的大學關係經理。

有關本地社群和 K-12 補助，請聯絡 Kami Faylor (208) 363-3675

有關高等教育補助，請聯絡 Janine Rush-Byers (208) 363-3675

綠色工程

是的。2011/65/EU 指令（取代 2002/95/EC 指令）限制在電子電氣設備中使用某些有害物質 (RoHS) 對美光的半導體產品確有影響。該指令旨在限制電氣與電子設備中某些有害物質的使用，保護人類健康和環境。美光產品始終符合 5/6 RoHS 規範，這意味著產品中含有鉛焊劑，但在其他方面符合 RoHS 規定（符合六項規定中的五項）。美光的無鉛產品完全符合 RoHS 規範。

美光符合 RoHS 規範的模塊級產品確實包含可能使用鉛的電子零件，這些零件的應用豁免遵守 2011/65/EU 指令（參見附件 3 第 4 條）。請聯絡您的業務／行銷代表，以獲得更多資訊。

歐盟委員會環境總司發佈的常見問答表可作為正式（但不具有法律約束力）的參考意見。

美光的無鉛元件、晶粒和晶圓級產品不含被中國 RoHS 限制的六種物質中的任何一種。在非豁免與豁免的歐盟 RoHS 應用中（市場上並無可靠的無鉛替代品），美光的模組可能含鉛。

美光的產品不直接出售給消費者。EPUP 及其他標記和標籤要求僅適用於直接在消費市場上銷售的產品。請聯絡您的業務／行銷代表，以獲得更多資訊。

這些物質並非美光在製造過程中刻意添加，而是可能微量存在於製造成品所用的原材料中。

美光充分瞭解 2006/1907/EC 法規（化學品註冊、評估、授權和限制）對產品的要求。美光會持續監控候選清單中的新增物質，並及時核實製造過程中是否使用了高度關注的物質以及對最終產品的潛在影響。美光承諾按要求向客戶提供產品中物質的相關資訊。如需任何文件，請聯絡您的業務代表。

除符合 RoHS 規範外，美光的綠色包裝不含已被認定為對環境有害或已知會造成嚴重可靠性問題的物質：含溴、氯、銻的物質和無機紅磷。這些物質不會被刻意添加到包裝材料中，如封裝劑、晶粒連接材料、底部填充環氧樹脂和基材。美光綠色包裝中允許存在的這些物質最大痕量如下所列。

氯 <900 ppm
溴 <900 ppm
氯和溴 <1500 ppm
銻 <900 ppm
紅磷 <100 ppm

請注意，雖然我們的無鉛和綠色產品不含任何刻意添加的鉛，但我們的無鉛產品不一定是綠色產品，因為其中可能含有鹵素或銻化合物。

*這些物質並非美光在製造過程中刻意添加，而是可能微量存在於製造成品所用的原材料中。

是的，除我們的無鉛產品系列外，美光亦支援 RoHS 5/6 產品。我們認識到若干應用不受 RoHS 指令的限制。

美光符合 RoHS 規範的全系列記憶體產品可在各類產品的產品清單表中查找。如需對單個產品型號進行快速符合性核查，請使用「產品型號搜尋」工具。欲瞭解綠色產品的資訊，請聯絡您當地的美光業務代表。

您可以瀏覽產品詳情頁面或使用主要產品系列導覽，尋找特定產品的危害性物質限用指令法規遵循證書。

美光的綠色工程計畫符合 RoHS，並符合世界上大多數新興環境標準，包括亞洲和歐洲標準。

對於焊球，美光正在用錫 (Sn)、銀 (Ag) 和銅 (Cu) 合金（如 SAC105、SAC305、SAC405、LF35）替代錫鉛合金（Sn36Pb2Ag 或 Sn37Pb）。
在模組焊膏方面，美光正在使用 Sn3.8Ag0.7Cu 替代 Sn37Pb。
對於引線 TSOP，美光將用霧錫電鍍替代 90Sn10Pb。

這些替代材料確保美光的無鉛產品符合 RoHS 規範。經認證，產品的表面貼裝溫度為 260°C。

目前，美光可為有需要的客戶提供無鉛和綠色產品。這些產品的供應在很大程度上取決於客戶的需求以及「綠色」非記憶體元件和材料的供應情況。

請聯絡您本地的美光業務代表瞭解更多資訊（在業務據點頁面查找地區業務代表）。

ISO 14001

1997 年 2 月，Micron Technology, Inc. 成為美國首批取得新 ISO 14001 環境管理體系標準認證的公司之一。美光被 KEMA Registered Quality, Inc 選為 ANSI-RAB 國家認證計畫的試行參與者，是參與該計畫的五間美國試行公司之一。

ISO 14001 認證要求符合四項基本要素：

執行環境管理系統
確保已制定程序，以持續遵守適用法規
承諾不斷改進
承諾全面防止污染

ISO 14001 是自願性的國際環境管理標準，可確保組織設立有效的環境系統。它相當於 ISO 9000 質量標準中的環境標準。全球已有許多國家和公司實行了 ISO 9000 質量標準。

在 ISO 14000 程序中，公司的環境管理系統由第三方註冊機構進行稽核。美光已接受 KEMA Registered Quality, Inc 的稽核。KEMA 是一間提供全面服務的全球性第三方註冊機構，已經過 ANSI-RAB 和 RvA 的 ISO 9000、QS9000 和 ISO 14001 認證，同時亦是 CE 行銷（歐盟強制性產品認證）多個領域的「指定機構」。KEMA 的全球客戶數以千計，涉及各種產品與服務產業。KEMA 專注於電子產品、資訊技術和高科技製造領域。

美光在符合環境法規和保護方面，採取積極主動的方法，為我們的員工、客戶和營運所在的社群提供服務。我們為自身的環保和勞工安全計畫感到自豪。我們將遵守最低法規視為基準，並努力做到始終超越最低的法規要求。ISO 14001 與我們的公司和文化十分契合。制定環境管理標準的主要動力是對環境管理和承擔責任的期望。ISO 14001 體現了一種行事方式，要求美光不僅遵守法規，更要對其環境計畫進行評估，不斷改進，並致力於高效程序和污染防治。美光已具備符合 ISO 14001 標準所需的大部分要素。我們認為這是讓我們的承諾、努力程度和成就記錄得到認可的一次機會。

其他

一般產品

熱特性包括溫度限制和熱阻值。IT 零件的溫度限制（TC、TJ 和 TA）會發生變化，但熱阻抗值（θJA、θJB 和 θJC）不會變化，因為熱阻抗主要取決於封裝。

您的特定電路板設計應當不會成為主要問題。無論 VDDQ 電壓如何，引腳都能承受 VDD 電壓。

ECC 晶片應當與其他裝置共享相同的 CKE 和 CS#，因為它們是作為同一塊資料進行存取。

儲存庫是記憶體位元的陣列。一個 DRAM 元件中包含多個陣列或儲存庫。根據容量的不同，DRAM 元件可能包含 4 個或 8 個儲存庫。例如，一個儲存庫可能包含 3200 萬行，每行 4 位元。這相當於 128 百萬位元。在單個 DRAM 元件中包含 4 個這樣的儲存庫，則可產生 512Mb 元件。

驅動器的阻抗容差為±15%。

ONFI

我們的所有 50 系列及以上 NAND 裝置都符合 ONFI 標準。

ONFI 主要透過以下兩種方式縮短上市時間：

1. 透過提高 NAND 元件介面的一致性，簡化支援各種元件的快閃記憶體控制器的設計。

2. 縮短終端應用中快閃記憶體元件的設計時間，使新一代 NAND 元件的使用無需更改設計或韌體。

ONFI 是開放式 NAND 快閃記憶體介面的縮寫。ONFI 是一個產業專責小組，致力於簡化 NAND 快閃記憶體與消費電子產品、運算平台以及各種需要固態大容量儲存的其他應用的整合。ONFI 專責小組為 NAND 快閃記憶體界定了標準化元件級介面規範。ONFI 亦在為 NAND 快閃記憶體界定模組連接器和模組規格尺寸（類似於 DRAM DIMM）。欲瞭解更多資訊，請瀏覽 www.onfi.org。

ONFI 改進了快閃記憶體元件在一系列產品中的嵌入式整合，包括目前使用快閃記憶體的許多產品，如手機、PDA、MP3 播放器和筆記型電腦。然而，ONFI 2.1 的優勢可能將首先體現在 PC 平台上。由於 ONFI 2.1 的速度大幅提升，SSD 和快取解決方案將能為 PC 平台的工作負載量帶來重大優勢。

Sign in / Register

產品總覽

市場與產業總覽

合作夥伴總覽

業務與支援總覽

美光品牌

關於總覽

美光品牌

投資者關係概覽

常見問題（FAQ）

產品

DRAM

DRAM 模組

NAND 快閃記憶體

繪圖記憶體

混合記憶體立方體

多晶片封裝

固態儲存

裸晶片

支援

串行存在檢測

模擬模型

關於美光

Elpida 收購

基金會

綠色工程

ISO 14001

其他

一般產品

ONFI

Software License Agreement

Micron Technology Inc. Software License Agreement

Non-Disclosure Agreement

Micron Technology Inc. NDA

Secure document access request process

Secure document access request process FAQ

How long does this process take?

Who can I contact about this process?

Sign in / Register

Export Compliance Certification (ECC)

Micron Technology Inc. ECC Agreement

美光品牌

常見問題（FAQ）

產品

DRAM

DDR4 SDRAM(11)

與 DDR3 相比，DDR4 提供了哪些較新的省電功能？

DDR4 能否以較慢的 DDR3 速度運行？

DDR4 設備在哪裡生產？

DDR4 是否已取消 DDR3 的任何功能？

DDR4 使用的訊號協定是否與 DDR3 相同？

DDR4 使用的電源是否與 DDR3 相同？

DDR4 的 VPP 供應器是什麼？為何 DDR4 設有 VPP 供應器？

DDR3 與 DDR4 彼此是否引腳對引腳相容？

DDR4 的資料速率為 DDR3 的兩倍──預先擷取資料速率是否亦由 8n 增長一倍至 16n？

DDR4 是否最終新增了邊界掃描或 JTAG 支援？

DDR4 是否支援採用 DLL 禁用模式或 DLL 關閉模式，獲取較慢的時脈頻率？

DDR3 SDRAM(15)

DDR3 電壓是否向下相容？

我是否可以低於 300 MHz 的時脈速度運行美光 DDR3 記憶體？

我如何釐清 CAS 寫入延遲 (CWL)？

有哪些可用的元件容量？

突發突變指的是什麼？

什麼是動態 ODT？

ZQCL 與 ZQCS 命令有何區別？

何謂「MPR」？

操作電壓是多少？

DDR3 的輸出驅動程式阻抗是多少？

RESET# 引腳有什麼用途？

什麼是「寫入均衡」？

什麼是「ZQ 校準」？

DDR3 提供哪些終止值？

美光是否支援 DDR3 的擴展溫度範圍？

DDR2 SDRAM (9)

DDR2-1066 能否使用雙插槽？

終端電阻 (ODT) 對功耗有何影響？

Vref 電源引腳消耗的功率是多少？

VREF 能否在自我重新整理模式下浮動？

DDR2 SDRAM 是否應始終打開 ODT？

DDR2 能否禁用 DLL？ DDR2 能否設為類似於 DDR3 的 DLL 禁用模式？

DDR2 RDQS 引腳有什麼作用？

與單端 DQS 聯用時，DDR2 的最大時脈頻率是多少？

時脈頻率能否以低於 DDR2 資料表所指明者運行？

DDR SDRAM (10)

能否用更快的 -5B 速度級零件替代 -6 或 -6T 速度級 DDR 零件，而不會因以 2.6V 運作而出現問題？ 客戶能否以較低的速度運行該零件？

我是否需要單獨的電壓調節器來提供 Vref 電源？

美光打算支援 3.3V SDRAM 多長時間？

美光打算支援 DDR 多長時間？

自我重新整理期間是否需要 VREF？ 我想將 DDR 記憶體設為自我重新整理模式，並關閉 CPU 的電源（系統由電池供電）。我是否可以禁用 VREF，且仍能正確進行自我重新整理操作？

在 DDR 上，如超過 DQS 寫入後導時間 (tWPST) 最大規範，會發生什麼情況？ 這會導致什麼問題？

DRAM 上能否用讀取或寫入命令代替重新整理？

在 DRAM 上，未使用的 DQ（資料）引腳是否可以保持浮動？

無連接 (NC)、無功能 (NF) 和請勿使用 (DNU) 引腳有什麼區別？ 應如何處理此類引腳的外部連接？

保證 DDR SDRAM 功能的最高結溫是多少？

SDRAM (3)

能否在整個 SDRAM 運作（初始化和正常運作）過程中將 CKE 綁定為高電平？

能否改變 SDRAM 時脈頻率？

SDR SDRAM 是否有最低時脈頻率？

RLDRAM (6)

CK/CK# 和 DK/DK# 是否為真正的差分輸入？

我能否將「請勿使用」(DNU) 引腳連接至地面（GND）？

RLDRAM II 記憶體與 SRAM 有何相似之處？

我曾聽說 RLDRAM 3 新增多槽寫入功能。這究竟是什麼功能？

RLDRAM 3 增設了哪些新功能？

我能否利用現有的任何 DRAM 技術來簡化在系統中應用 RLDRAM 3？

LPDRAM (11)

美光的 LPDRAM 產品是否符合綠色標準/RoHS？

你們的 LPDRAM 零件是否符合 JEDEC 規範？

LPDDR4X 與 LPDDR4 有什麼差別？

LPDDR5 與 LPDDR4X 有什麼差別？