常見問題（FAQ）

是的，我們的所有 1.35V 零件均與 1.5V 向下相容。

是的。美光支援使用模式寄存器禁用 DLL 的可選功能，該功能稱作 DLL 禁用模式，可讓 DRAM 以低於 125 MHz 的頻率運作，但是時序仍須滿足重新整理時間間隔。若以 DLL 禁用模式運作，則須滿足特殊條件。請參閱設備資料表，瞭解相關詳情及限制。

In DDR3, only one CWL is valid for a given clock frequency range. - tCKavg = 2.5ns 至 <3.3ns, CWL = 5 - tCKavg = 1.875ns 至 <2.5ns, CWL = 6 - tCKavg = 1.5ns 至 <1.875ns, CWL = 7 - tCKavg = 1.25ns 至<1.5ns, CWL = 8

美光支援 1Gb、2Gb、4Gb 和 8Gb 容量。

由於 DDR3 使用 8n 的預先擷取資料速率架構，因此真實突發長度無法達到 4(BL4)。DDR3 中提供的突發突變模式有助於緩解該問題，較新的 SDRAM 亦提供了該模式。在 DDR3 中使用突發突變時，突發的最後 4 位基本上被遮掩。突發突變 4 (BC4) 的時序無法像真正的 BL4 一樣處理。對於從讀到寫，選擇從寫到讀並選擇從寫到預充電命令轉換，系統可在 BC4 模式下節省時脈。在進行讀與讀或寫與寫轉換時，時序須視作 BL8；並無節省時脈。 DDR3 僅支援 BC4 或 BL8，但亦提供一個動態 (OTF) 選項，可透過地址引腳 A12 在兩者之間切換。 請參閱設備資料表，瞭解詳情。

動態 ODT (Rtt_WR) 使 DRAM 能夠在寫入過程中更改終止值，而無需執行模式寄存器設置命令。如同時啟用 Rtt_Wr 和 Rtt_Nom，DRAM 將在寫入突發開始時將終止值由 Rtt_Nom 更改為 Rtt_Wr。突發完成後，終止值將變回 Rtt_Nom。Rtt_Wr 可獨立於 Rtt_Nom 使用，但是終止僅涉及寫入。

ZQCL 代表 ZQ 長校準。該命令須在開機和初始化序列中發出，需要 512 個時鐘週期才能完成。在開機和初始化後，該命令可在 DRAM 空閒的任何時間發出。此類後續命令僅需要 246 個時鐘週期。當需要修正的阻抗誤差超出 ZQCS 所能提供者時，則可使用該命令。ZQCS 代表 ZQ 短校準。該命令可在 DRAM 空閒的任何時間執行。一個 ZQCS 最小可修正 0.5% 的阻抗誤差，需要 64 個時鐘週期。

MPR 為多功能寄存器，是一種專用於讀取 DRAM 中預定義資料的寄存器。資料寬度為一個位元，為主要 DQ 輸出。對於美光 DDR3 零件，x4/x8 的主要 DQ 為 DQ0，及 x16 的主要 DQ 為 DQ0/DQ8。MPR 中已確定兩個地點，一個地點可讀出預定義的資料突發──在本例中為 01010101。另一個地點用於輸出片上溫度感測器的重新整理跳脫點。

DDR3 operates at Vdd = VddQ = 1.5V ±0.075V. DDR3L operates at Vdd = VddQ = 1.35V (1.283–1.45V) 

DDR3 的預設輸出驅動程式阻抗為 34 歐姆。該阻抗基於與外部 240 歐姆 RZQ 電阻進行校準得出。

RESET# 為 DRAM 的主復位，是低電平有效的異步輸入。如 RESET# 變為有效，DRAM 輸出會被禁用，ODT 將關閉（高阻態）。DRAM 計數器、寄存器和資料都將未知。作為開機和初始化序列的一部分，必須執行復位。在該序列中，RESET# 須保持低電平至少 200µs。在開機和初始化後，RESET# 可隨時變為有效。一旦變為有效，其須保持低電平至少 100ns，之後必須對零件進行完全初始化。

為了改進訊號傳輸，DDR3 模組在命令、地址、控制訊號及時脈方面採用了飛控技術。由於訊號路由，這種技術在 DRAM 的時脈和 DQ 匯流排之間存在固有的時序偏差。寫入均衡是系統控制器對 DRAM 的 DQ 選通 (DQS) 與時脈關係進行偏移校正的一種方法。DRAM 提供的簡單反饋功能可使控制器檢測偏移量並進行相應調整。

在專用的 240 歐姆（±1%）電阻從 DRAM 的 ZQ 引腳連接到地面時，ZQ 校準命令可在程序、電壓和溫度方面校準 DRAM 的輸出驅動程式 (Ron) 和 ODT 值 (Rtt)。DDR3 中存在兩種不同的校準命令：ZQ 長校準 (ZQCL) 和 ZQ 短校準 (ZQCS)。ZQCL 通常用於開機初始化和復位序列，但亦可由控制器根據系統環境隨時發出。ZQCS 用於執行定期校準，以解決微小的電壓和溫度變化；完成所需的時序窗口較小。

DDR3 支援 120、60、40、30 及 20 歐姆的 RTT_nom 值。動態 ODT 值 (RTT_WR) 為 120 和 60 歐姆。

是的。美光 DDR3 零件將支援 0°C 至 95°C 的 Tcase。

使用雙插槽 DDR2-1066 不切實際；模擬情況下並未顯示有可接受的裕量。

終端電阻 (ODT) 功耗與應用密切相關。ODT 亦可變，取決於 DRAM 中 EMR 的設置。使用 DDR2 功耗計算確定數值。

在點對點系統中，ODT 僅在寫入週期中處於活動狀態，在空閒和讀取週期中不會消耗功率。在此類情況下，板上端接將消耗功率。在典型應用中，ODT 功耗應約為 DDR2 DRAM 總功耗的 2-3%。

Vref 引腳不會消耗任何功率，僅消耗小於 5µA 的漏電流。

不能，須維持於 VDDQ/2。

不建議這樣做，因為 SDRAM 讀取時會失去電壓裕量；但從技術上而言，這是可行的。

雖然在某些情況下，DRAM 可支援關閉 DLL，但 JEDEC 並未記錄或支援該運作模式。因此，如配置為運行時禁用 DLL，每個 DRAM 的設計可能會有所不同。美光不支援或保證在禁用 DLL 的情況下運作。在禁用 DLL 的情況下運行 DRAM 可能會導致設備故障和／或違反若干 DRAM 輸出時序規範。

RDQS 的唯一作用是支援在基於 x4 的 RDIMM 系統中使用基於 x8 的 RDIMM。RDQS 引腳使 x8 DDR2 SDRAM 能夠模擬兩個 x4。

答案取決於採用的設計。設計資料設定及保持時序時應留有 150ps 或更大的裕量。 資料表載有評估時序時須用到的單端 DQS 壓擺率降額表。建議在計算中全面分析時序，及使用訊號完整性模擬和硬體特性資料。

對於讀取操作，DRAM 使選通與資料邊沿對齊。大多數控制器透過感測選通來確定資料窗口的位置。這種精細的選通／資料對齊要求每個 DRAM 都有一個內部 DLL。DLL 經過調整，可在有限的頻率範圍內運行，並在每個 DRAM 的資料表中進行標示。如果 DRAM 的運行超出此類訂明限制，可能會導致 DLL 無法預測。經測試，DRAM 可在資料表限制的範圍內運行。美光不建議在此類預設限制之外運行 DRAM 或對此不作保證。

Yes, all speed grades are backward-compatible. So, -5B can run at -6T timing and -6T voltage levels (2.5V). At DDR400 speeds, Micron parts require (in compliance with JEDEC standard) Vdd = VddQ = 2.6V ±0.1V. At slower speed grades (DDR333 through DDR200), the Micron parts are backward compatible, only requiring Vdd = VddQ = 2.5V ±0.2V。

美光的 DDR SDRAM 毋須使用單獨的調節器來提供 Vref。但是，由於 Vref 是所有單端輸入的基準電壓，與電路板上的其他集成電路共用調節器或使用 VDD 供應器的分壓器所產生的任何噪聲都會直接影響此類輸入的噪聲裕度。許多多點系統已經為 DDR 記憶體配備了指定的電壓調節器。其他包含點對點記憶體的系統通常在 VDD 和 VSS 之間使用簡單的分壓器電阻網路。 系統設計者應評估每個特定系統的優先次序及利弊，並採用最適合系統的電源供應器方案。 

美光正在支援 SDR，並計畫支援數年。請聯絡您的本地美光業務代表，以獲得更多資訊。

美光正在支援 DDR，並計畫支援數年。請聯絡您的本地美光業務代表，以獲得更多資訊。

是的。自我重新整理期間需要 VREF。在自我重新整理模式下，所有 DDR 元件的晶片上地址計數器仍在運作，因此 VDD 須維持在資料表規定的限制範圍內。同樣，在 DDR 記憶體設為自我重新整理模式後，不得禁用 VREF。如此行事容易造成意外退出自我重新整理。您應瞭解，VREF 幾乎不消耗功率；與 VTT 和核心 VDD 相比，VREF 消耗的任何電流均可忽略不計。DDR 元件通常將差分對共源放大器用作 SSTL_2 輸入接收器。由於 VREF 引腳主要用作該電路的輸入，因此其電流消耗量很低。事實上，由於該電流很低，因此可將該設備的輸入漏電流（~5µA）視為 VREF 引腳的最大電流要求。典型的 VTT 電源來自電路板上的其他地方，取決於模組/系統中使用的除 DRAM 設備外其他元件。

tWPST 最大規範並非設備限制。設備將以該參數的較大值運作，但系統效能（匯流排週轉）會相應降低。

如果在重新整理時間 (tREF) 內讀取或寫入了所有不同的行地址，則無需執行重新整理。（不同行地址的行數與重新整理週期數相同。例如，如重新整理週期數為 8,192/64ms，行數則等於 8,192）。對於 DRAM，選擇行地址的操作與重新整理相同，因此無需執行重新整理命令。

美光建議將未使用的資料引腳綁定為高電平或低電平。因為美光在製造 DRAM 時使用了 CMOS 技術，引腳浮動可能會使之受到噪聲的影響，並產生隨機的內部輸入電平。未使用的引腳可以透過電阻連接至 VDD 或地面。

NC（無連接）引腳表示不存在或不允許進行內部連接的設備引腳。美光建議不對該引腳進行外部連接。但是，如果已無意進行連接，設備運作不會受到影響。有時，NC 引腳可留作日後使用。請參閱零件的資料表，確認該引腳是否留作日後使用。NF（無功能）引腳表示與設備進行電連接的設備引腳，但其訊號在設備運行方面不具有任何功能。美光強烈建議不要對該引腳進行外部連接。DNU（請勿使用）引腳表示可能有或可能沒有內部連接，但不允許進行外部連接的設備引腳。美光要求不得對該引腳進行外部連接。有關詳情，請參閱零件資料表。

請參閱美光有關熱應用的技術說明第 3 頁： TN-00-08。如果功能或運行不存在問題，請參閱零件資料表上的儲存溫度規範限制。

Yes, all speed grades are backward-compatible. So, -5B can run at -6T timing and -6T voltage levels (2.5V). At DDR400 speeds, Micron parts require (in compliance with JEDEC standard) Vdd = VddQ = 2.6V ±0.1V. At slower speed grades (DDR333 through DDR200), the Micron parts are backward compatible, only requiring Vdd = VddQ = 2.5V ±0.2V。

美光 SDR SDRAM 資料表要求在存取或預充電狀態下保持時脈頻率恆定。但是，由於 SDRAM 中沒有 DLL，因此可以動態改變時脈頻率，但美光不建議如此行事。如果設計要求改變頻率，即使不進行 LMR 和 CAS 延遲變更，亦可以降低 SDRAM 頻率。如果要提高頻率，則應確保符合 tCK 和 CAS 延遲規範。無論哪種情況，都須始終遵守所有其他資料表的時序規範。

由於 SDR SDRAM 沒有 DLL，因此無最低時脈頻率。  However, if the device is clocked at lower frequencies, it is still important to maintain a reasonably fast slew rate on the clock edges to avoid risk of setup and/or hold-time violations. Also, for operating frequencies of 45 MHz, tCKS = 3.0ns。有關更多資料，請參閱違反 SDRAM 壓擺率的 LVTTL 降額 (LVTTL Derating for SDRAM Slew Rate Violations)(TN-48-09)。

是的，CK/CK# 和 DK/DK# 輸入緩衝器是真正的差分輸入。兩組時脈均須滿足 RLDRAM 資料表中時脈輸入操作條件表所定義的規範。

是的。但是，如啟用終端電阻 (ODT)，則應將 DNU 引腳連接至 VTT。在此類情況下，將 DNU 引腳連接至 GND 會大幅增加 VTT 供應器的負載。

 簡化的命令集，僅包括四條命令，週期時間短，低至 7ns tRC

多槽寫入是一種可實現類似 SRAM 隨機讀取存取時間的功能。在讀取過程中，使用該功能最高可將 RLDRAM 3 本已很低的 tRC (<10ns) 降低 75%。透過 RLDRAM 3 模式寄存器，您可選擇同時寫入一個、兩個或四個插槽。透過在多個插槽中儲存相同的資料，記憶體控制器可以靈活決定從哪個插槽讀取資料，以盡量減少 tRC 延遲。

 多槽寫入，實現類似 SRAM 的隨機讀取能力。多槽重新整理方便同時重新整理一到四個插槽，使重新整理開銷管理比以往更加靈活。RLDRAM3 亦支援採用鏡像功能，以簡化蛤殼式設計配置。

是的。儘管 RLDRAM 3 屬一種新架構，但它利用了 DDR3 和 RLDRAM 2 的許多功能，以盡可能簡化應用和整合。命令協議、尋址和選通方案與 RLDRAM 2 相同，而 I/O、交流時序和讀取訓練寄存器與 DDR3 中所見者非常相似。

是的。美光的綠色工程計畫符合 RoHS，並符合世界上大多數新興環境標準，包括亞洲和歐洲標準。

我們設計的零件符合或超過 JEDEC 規範。我們將隨著標準變更而作出必要變更，以確保我們的零件符合新規範。任何變更都會在產品變更通知 (PCN) 中註明，並發送予我們的客戶。

LPDDR4X 的 VDDQ 從 1.1V 降至 0.6V，功耗較 LPDDR4 進一步降低。LPDDR4X 的最大資料速率與 LPDDR4 相同，為 4266Mbos/pin。LPDDR4X 支援單端 CK/DQS 功能。

LPDDR5 實現每引腳 6400Mbps 的最大資料速率，比 LPDDR4 的最大資料速率 4266Mbps 快 1.5 倍，同時改善了能源效率 (pJ/bit)。LPDDR5 引入多項降低功耗的功能。請參閱以下技術說明。

TN-62-02：LPDDR5 介面：LPDDR5 介面說明，其與 LPDDR4X 有什麼差別
修訂版 A – 4/19

TN-62-03：LPDDR5 培訓：LPDDR5 SDRAM 培訓概覽
修訂版 A – 5/19

TN-62-04：LPDDR5 時脈：LPDDR5 時脈說明，包括與 LPDDR4 的簡要比較。
修訂版 A – 5/19

TN-62-06：LPDDR5 架構：LPDDR5 架構概覽
修訂版 A – 7/19

TN-62-07：LPDDR5 ZQ 校準：LPDDR5 ZQ 校準概覽
修訂版 A – 12/19

TN-62-08：LPDDR5 NT ODT：LPDDR5 NT ODT
修訂版 A – 7/19

在晶粒方面沒有區別。為配合各市場區隔，我們選擇在 LPDRAM 產品線中增加「行動」、「汽車」和「嵌入式」前綴文字。行動產品用於便攜式設備，如智慧型手機及平板電腦。汽車產品適用於與汽車相關的設備。嵌入式產品乃為專用計算機系統（不同於通用計算機）設計一項或一兩項特定功能的設備。在嵌入式應用程式方面，設備是作為完整設備系統的一部分嵌入，例如，嵌入數位電視、照相機及機上盒等設備中。每個市場區隔的產品要求各不相同，如零件編號中註明的操作溫度。有關實際操作溫度範圍，請參閱各資料表。

操作溫度
Blank = 商業溫度
IT  = 工業溫度
AT = 汽車溫度
WT = 無線溫度
XT = 寬溫度
UT = 超常溫度
ET = 極端溫度

視情況而定。就 LPDRAM 與標準 SDR/DDR 的價格比較而言，容量至關重要。此外，由於 LPDRAM 有 x16、x32 和 x64 三種標準配置，如您的應用程式目前使用兩個 x16 元件以支援 x32 匯流排，則您可能會降低總體 BOM 成本。您可使用一個 x32 LPDRAM 代替兩個 x16 標準 DRAM。有關成本資料，請聯絡您的當地代表。

LPDDR3 針對電池壽命和便攜性進行了最佳化。DDR3L-RS 是 DDR3L 晶粒的低功耗 IDD6 版本，實現了價格與效能的平衡，同時提高了待機功耗。

是的。LPDRAM 零件可以以等於或低於其額定速度等級的任何速度運行。

我們的低功耗 LPDRAM 設備針對有功耗要求的產品進行了最佳化，結合採用尖端技術和封裝選項，可滿足空間要求並延長電池壽命。LPDRAM 提供 DDR/SDR 介面。

這個快速增長的市場讓我們感到興奮不已。我們計畫在未來多年製造 LPDRAM，並繼續縮小我們的設計，以實現更高的容量。

我們提供全面的 LPDRAM 產品組合，包含各類容量和封裝選項（包括 JEDEC 標準 FBGA 、xMCP 及層疊封裝）。美光擁有豐富的 LPDRAM 經驗，我們的全球技術支援團隊可以為您提供所需的專業知識及協助，更快地將您的設計推向市場。

嵌入式通用串列匯流排 (eUSB)是一種基於 NAND 快閃記憶體，符合 USB 產業標準的記憶體解決方案。USB 是一種廣泛採用的介面，可用於多種平台和操作系統，為當前及以後的應用程式提供低成本、有效率的資料傳輸解決方案。

eUSB 是一種全管理型解決方案，採用 NAND 記憶體，並透過板載控制器在內部處理所有介質管理和 ECC 控制。eUSB 為客戶提供完整的儲存解決方案，可輕鬆整合至系統中，進而縮短產品上市時間。

eUSB 使用本地 SLC NAND 記憶體，結合全域平均耗損及動態資料重新整理等豐富的管理功能，實現了效能和可靠性的完美融合。

eUSB 設備有一個 10 引腳（2x5）USB 母座連接器，與大多數主機板上的產業標準 10 引腳連接器相容。PCB 上還設有安裝孔（直接連接到內部地面），以確保與系統板穩定連接。 如有需要，製造過程中 PC 板上用於分板的其他孔亦可用作額外的安裝地點。

是的。美光的 eUSB 可用作操作系統啟動及主儲存設備。不過，應用程式的 BIOS 須支援啟動模式功能，這對於過去五年內製造並支援 USB 2.0 的大多數系統來而言不成問題。在主儲存或啟動模式下，eUSB 應被識別為系統中的固定硬碟。

是的。請查看零件目錄，瞭解美光當前的 eUSB 產品。

我們最新一代 eU500、eUSB 3.1 產品確實提供了透過使用 SMART 命令提取相關使用壽命資料的方法。但是，前幾代 eUSB 產品不支援採用運行時間方法收集使用壽命資料。

是的。美光最新一代 eU500 eUSB 3.1 產品向下相容，符合 USB 2.0 協議。eU500 系列還支援與上一代 e230 相同的外形尺寸、電壓和連接器產品。請查看零件目錄，瞭解美光當前的 eUSB 產品。

平面 NAND 快閃記憶體已接近其實際擴展極限，為記憶體產業帶來了挑戰。 產業創新在於利用最先進的 NAND 技術，以更大的容量和更低的每位元成本實現擴展。3D NAND 使快閃記憶體儲存解決方案能夠持續符合摩爾定律，在降低 NAND 快閃記憶體成本的同時顯著提高容量。

Intel 和美光開發的 3D NAND 技術在容量和成本方面均有顯著提升，是首款使用浮動柵極單元的 3D NAND。 此類 3D NAND 使快閃記憶體裝置的容量較目前生產的其他平面 NAND 晶粒高出三倍，而且第一代產品的架構比平面 NAND 更具成本效益，並 具備改善延遲、提高耐用性和簡化系統整合的各項功能。

我們已整合各項功能，以改善效能並提供新功能，包括新的寫入算法及功率管理模式，更有利於系統整合。請參閱 FortisFlash，瞭解關於此類功能的更多資訊。

新 3D NAND 技術採用浮動柵極單元，並將快閃記憶體單元垂直堆疊 32 層，在標準封裝內實現 256Gb 多層單元 (MLC) 及 384Gb 三層單元 (TLC) 晶粒。

繪圖型 DRAM 是 DDR SDRAM 的一種，旨在滿足極大的頻寬要求。與標準 DRAM 不同，繪圖型 DRAM 通常與 SoC 焊接在相同的 PCB 上，且始終支援每個記憶體元件 32 個 DQ。除顯示卡和遊戲主機外，繪圖型 DRAM 亦用於網路、汽車及高效能運算等高頻寬應用程式。

與前代產品 GDDR5 相比，GDDR5X 容量更大且外部電壓更低 (1.35V)。GDDR5X 的頻寬 (10–16 Gb/s) 亦是 GDDR5 的兩倍，但仍採用傳統的分立封裝技術 (FBGA)。

是的，GDDR5X 具有符合 IEEE 1149.1 的邊界掃描功能。

美光是業內首個支援 GDDR5X 量產的記憶體供應商。

是的，GDDR5X SGRAM 標準 JESD232 於 2015 年 12 月首次發佈。最新的 JEDEC 版本是 JESD232A。

由於封裝尺寸不同，GDDR5X 無法直接取代 GDDR5。GDDR5 採用 170 球 0.8mm 節距 BGA 封裝，而 GDDR5X 採用 190 球 0.65mm 節距封裝。

繪圖型 DRAM 是 DDR SDRAM 的一種，旨在滿足極大的頻寬要求。與標準 DRAM 不同，繪圖型 DRAM 通常與 SoC 焊接在相同的 PCB 上，且始終支援每個記憶體元件 32 個 DQ。除顯示卡和遊戲主機外，繪圖型 DRAM 亦用於網路、汽車及高效能運算等高頻寬應用程式。

與前幾代繪圖記憶體相比，GDDR6 的容量更大，頻寬是 GDDR5 的兩倍，超過了 GDDR5X 的速度。此外，其基於雙通道架構，在大幅提升效能的同時，亦能與 GDDR5 記憶體存取尺寸向下相容。

不可以

可以

是的，GDDR6 具有符合 IEEE 1149.1 的邊界掃描功能

美光採用基於 GDDR5X 的高速訊號技術，經過兩年多的設計、量產、測試和應用學習，推出 GDDR6 產品，使得美光在傳統記憶體元件的高速訊號方面保持領先地位。

是的，GDDR6 SGRAM 標準 JESD250 於 2017 年 7 月首次發佈。

由於封裝尺寸不同，GDDR6 無法直接取代 GDDR5 或 GDDR5X。GDDR5 採用 170 球 0.8mm 節距 BGA 封裝，GDDR5X 採用 190 球 0.65mm 節距 BGA 封裝，而 GDDR6 採用 180 球 0.75mm 節距 BGA 封裝。

您可以繼續透過相同的電話號碼和辦公地點聯絡您的聯絡人。您的聯絡人應會向您提供日後使用的新美光電子郵件地址。

自 2014 年 2 月 28 日起，Elpida 更名為 Micron Memory Japan，Elpida Akita 更名為 Micron Akita, Inc.。

隨著我們繼續將 Elpida 併入美光，部分業務辦事處的地點將會變更。有關進一步詳情，請聯絡您的本地業務代表。

您的業務代表可回答您或會提出的任何問題，並將與您密切合作，以確保盡可能澄清和解決所有問題。 

請瀏覽 www.micron.com/careers 申請工作。

請繼續與以前的業務和客戶服務代表聯絡。有關聯絡人如有變更，我們會立即通知您。

Elpida 產品相關資訊已整合至 www.micron.com。請使用以下有用提示來確定 Elpida 零件和瀏覽我們的擴充零件目錄：

• 所有 Elpida 產品型號均以字母「E」開頭。
• Elpida 零件將在零件目錄的開頭列示，因為零件清單乃根據產品型號的字母順序排序。
• 零件目錄可進行分類；使用零件目錄頂部的篩選器，根據技術、容量或其他特徵縮小零件清單範圍。
• 有關解讀 Elpida 產品型號的更多資訊，請參閱 Elpida 產品型號指引。

訂購產品編號將予以更改，以涵蓋封裝介質代號（卷裝或托盤封裝）。產品變更通知已於 2013 年 12 月發佈。如您有任何其他問題，請聯絡您的業務代表。

有關 Elpida 零件資訊，包括存取 Elpida 特定零件的目錄和資料表，請瀏覽 micron.com/elpidaparts。

目前我們並不打算變更 Elpida 品牌產品上的標誌或零件標記。如果有任何更改，美光將努力盡量減低對客戶的影響，並將透過適當的渠道告知客戶有關更改。

請繼續完成正在進行的任何鑒定，惟您的客戶支援團隊另行通知則另當別論。如果您對支援或如何鑒定有任何疑問，請諮詢美光或 Elpida 目前的技術聯絡人。

美光已對美光經銷網路作出變更。有關美光授權經銷商的完整列表，請參閱美光授權經銷商名單。美光授權經銷商將同時販售美光和 Elpida 產品。如果您在訂購產品時遇到任何疑問或問題，請發送電子郵件至 distribution@micron.com；我們將確保有專人為您提供協助。如果隨著時間過去，美光決定進一步變更其經銷網路，我們將積極主動地與經銷商和客戶合作，滿足他們的供應鏈需求。

• 業務系統會遷移至美光的 SAP 採購環境。
• 採購訂單的佈局與編號將自 2014 年 3 月起作出變更。
• 2014 年 2 月 28 日至 2014 年 3 月 7 日期間未結的 Elpida／Rexchip 採購訂單將建立為美光替代採購訂單，並將參照先前的 Elpida／Rexchip 採購訂單號。
• 美光採購訂單上的賬單收貨地址可能與先前的 Elpida／Rexchip 地址不同。已於 2014 年 2 月第一週向 Elpida／Rexchip 供應商分別致函，介紹新的法律實體與賬單地址。
  • 法律實體名稱及賬單地址

• 針對各 Elpida 法律實體生效的第三方協議將轉讓予美光及／或最終終止。受影響的供應商將收到聯絡。
• 一支由美光與前 Elpida 團隊成員組成的核心團隊正在努力處理這些協議。預計不會發生任何變化，但若協議受到影響，美光可能會與您聯絡。

美光的條款與條件將適用於所有採購。相關條款與條件通常都包含在採購訂單中。對於 Micron Memory Japan 而言，相關條款與條件通常包含在主採購協議中。然而，若您與 Elpida 已簽訂現有協議，一般而言，其中包含的條款與條件將繼續適用，直至該協議被修訂或其期限結束為止。