設計工具
記憶體

率先上市,首屈一指:全球首款 232 層 NAND

Lars Heineck | 2022 年 7 月

半導體產業非常有趣,但也無所不在地充滿挑戰。俗話說,「打江山難,守江山更難」,這句話確實非常有道理。要在運算裝置的邏輯、記憶體、儲存等方面取得更大的進展,不斷挑戰物理、化學、製造和創新的極限是必須的。打造更小、更快速、更省電、成本更低且容量更大的技術,是我們每天要面對的挑戰。當我們以新技術和首次上市的產品達到新水準時,這正是反思我們成就的好時機。

美光長期以來一直是公認的 3D NAND 技術領導者,最近我們業界首創的 176 層替換閘極 NAND 技術不斷增產擴展,證明了這一點。自那時起,我們透過將先進的技術廣泛地推向市場,包括手機、用戶端、汽車、智慧邊緣和資料中心,以及各種規格尺寸和介面技術,展現出卓越的營運能力。

但即使我們正在完善和擴展 176 層技術的實施,我們的團隊也在努力開發 NAND 的下一個進展。當 Scott DeBoer 和美光高階主管宣佈我們的下一代 232 層 NAND 技術時,這正是團隊引以為傲的時刻。這項技術正逐步進入量產製造階段,預計在 2022 年底完成。

此公告是業界首款 232 層 3D NAND 的首度亮相,目前正以精選 Crucial 品牌 SSD 出貨。基於此技術的其他產品將於今年下半年出貨,提供高容量、高密度的儲存,並降低能源消耗和每位元成本。

向上擴展,而非向外擴展

與較少技術背景的受眾討論我們的工作時,我經常看到他們可以很容易地理解「更多層數更好」的概念。因此,與更廣泛的受眾分享這一進展的細微差別及其影響是很有意義的。

就 3D NAND 的層數而言,更多層數確實更好。可以把它想像成在一個擁擠且房價高昂的城市中的建築物:向外擴展可能不是增加密度以支持人口成長的可行或經濟實惠的方式。在許多城市中,另一種選擇是增加摩天大樓和公寓建築,在相同空間內容納更多樓層和單位。這種方法可以提供更高的入住率。同樣,建築物水源和 HVAC 的停車位和基礎設施主要位於建築物下方,以提高空間效率。

 

棕色裝置

美光全新的 232 層設計建立在我們成功且經過實證的 CMOS 陣列下 (CuA) 架構的基礎之上,該架構為容量成長、密度、效能和成本改善提供向上擴展的方法。將 NAND 的位元單元陣列堆疊為更多層數,提供了每平方毫米矽更多的位元數,從而實現更高密度和更低的每位元成本。

美光率先上市的 232 層技術代表了我們的第六代 NAND 即將進入大量製造階段。突破性的高層數和 CuA 技術使我們能夠在極小的晶片上提供高達 1 TB 的超大儲存容量。因此,232 層 NAND 裝置上的每個區域的位元密度比上一代 176 層裝置高出 45%,功能大幅提升!密度的增加還使外形尺寸封裝得以改進,例如新 11.5mm x 13.5mm 封裝,比前一代晶片封裝小 28%。所有這些都意味著,現在更多類型的裝置可以配備大容量、高效能的儲存裝置。

具備更多效能、更好的 QoS

密度增加只是一個開始。除了擁有業界最多的層數外,232 層 NAND 也是速度最快的。其中一個因素是開放式 NAND 快閃記憶體介面 (ONFI) 傳輸速率提高 2400 MT/s,再次領先業界。這比前一代技術快 50%。兩個方向的頻寬也都有所改善,相較於上一代 176 層 NAND,寫入頻寬最高高出 100%,讀取頻寬高出 75%。

要實現這種改進的儲存和效能,需要將 3D NAND 裝置的分割增加為六個平面,以實現更高程度的平行性,從而提高效能。現今市場上的許多 NAND 裝置僅配備兩個平面。雖然目前的尖端設計具有四個平面分割區來提供通道命令和資料流,但我們正在將第一個六平面 TLC(三層單元)NAND 裝置推向市場。

在晶粒基礎上,增加的平行處理能力可同時向 NAND 裝置發出更多讀取和寫入指令,從而提高連續和隨機存取的讀取和寫入效能。因此,六平面架構以及我們新的 232 層 NAND 對應的獨立字線數量,也透過減少讀取和寫入命令之間的衝突數量來改善服務品質 (QoS)。與高速公路差不多,更多的車道能夠減少壅塞,改善特定區域的交通流量。

征服新高度

雖然簡單地在 3D NAND 快閃記憶體中增加更多層數應該很輕鬆,但事實上並非如此。這些裝置製造起來具有挑戰性,需要數百個個別製程才能將原始晶圓製成完成的晶粒或晶片。

或許層數堆疊更高的最大挑戰是確保堆疊上下的制服結構 - 但這種制服結構對於正確對齊所有層和連接柱子至關重要。僅考慮這些挑戰的幾個例子,雖然還有更多:

  • 垂直字線層之間距離的減少伴隨著更高的單元間電容耦合,這需要克服。
  • 由於層數較高,柱狀蝕刻功能的製程挑戰迅速倍增。
    美光使用高度先進的蝕刻和圖案化技術來建立高深寬比結構,以及高效的替代閘極程序來改善零件的效能。

「團隊建立」

滿足這些挑戰需要緊密一致的團隊,這些團隊代表設計、技術開發、系統啟用、晶圓製造、測試和封裝,以及許多其他支援功能。優化這些跨職能團隊是構建此類複雜解決方案成功的關鍵。從設計和技術協同最佳化的角度來看,瞭解什麼是製程效應,以及如何調整設計使其更加穩健非常重要。舉例來說,3D NAND 需要進階的資料管理和控制器的錯誤修正,以增加程式週期。精確的地板規劃和建模對於確保由於製程變化而可靠地滿足電氣、電源和熱規格非常重要。

雖然真的很難為創新的半導體設計建立原型,但將 3D NAND 投入大量製造階段中則是一項更大的挑戰。3D NAND 單元垂直構建為串列,因此單個單元中的缺陷會影響單元串列的效能。高深寬比蝕刻特徵需要極高的精度,可解決進階污染控制以減少缺陷,同時提高電子流動性和導電性,以解決減速問題。

雖然美光擁有豐富的內部專業知識來推動這項創新,但我們也與製造 OEM 廠商、材料製造商和供應商密切合作,開發解決方案,在極端幾何結構中精確地建構記憶體單元。

您附近的 SSD 即將推出

232 層 NAND 代表了從裝置到智慧邊緣再到雲端的生命持續數位化時刻。從最早手機支援攝影機技術的能力到平板電腦、輕薄筆電以及可穿戴式設備的推出,固態儲存技術一直是科技演變的關鍵推力。沒有儲存應用程式和資料的能力,科技的演變就會受到極大的阻礙。

我們的團隊喜歡「率先上市,首屈一指」的描述,因為它反映了我們對領導地位的承諾。隨著層數的不斷增加,美光提供更高的儲存密度、能源效率提升和更低的每位元成本。這些改進幫助釋放數位化、最佳化和自動化的新機會。美光透過持續推動設計、流程和製造卓越的極限,維持技術領導地位。我們絕對以這項技術提升標準,並期待看到這項技術將釋放出令人難以置信的新產品創新浪潮。

VP, DEG Technology

Lars Heineck

Lars Heineck, VP of Advanced NAND Technology at Micron, received an M.S. degree in Microsystems Technology from the Technical University of Chemnitz in Germany in 1995. He has 27 years of industry experience, including 20 years in DRAM and several years in NAND, CMOS logic and Advanced Packaging. After working with Siemens, Infineon and Qimonda in France and in Germany, he joined Micron in 2009 (Fab 4 TD), working on several Memory Technologies in multiple leadership roles across Process Integration, Process Development and TSV based Packaging. After joining Micron, he worked at several locations: in the U.S., Japan and Germany, presently he is based in Boise, Idaho. Since 2019 he is leading the Micron Advanced NAND Technology Team. Lars currently holds 37 active US Patents.