設計工具

輸入無效。不支援特殊字元。

資料中心

35.2 毫秒實現市場洞察

Evelyn Grevelink, Kevin Gildea(特邀撰稿人)| 2025 年 6 月

創紀錄的 STAC-A2 測試展示了運算與記憶體一致性在金融建模中的重要性。

記憶體在金融基礎設施中的真實情況

記憶體在金融系統中一直扮演著重要角色,但長期以來被視為配角。記憶體是儲存資料的可靠場所,並不參與決策制定。其中一個主要原因是,記憶體效能的提升一直是漸進式的,且未得到充分宣傳。1 許多金融工作負載均針對 CPU 效能和儲存進行調整,直到最近才開始關注記憶體頻寬這一瓶頸。2 但這種觀點正在發生變化。記憶體一直是基礎,但現在系統架構師在設計時更深入瞭解運算與記憶體之間如何搭配運作。這種轉變在金融建模和 HPC 系統中表現得尤為明顯,在這些系統中,成千上萬的模擬同時執行,資料必須快速移動才能跟上模型邏輯的步伐。單一組件不能決定系統的行為。重點在於運算與記憶體之間的搭配是否得當,以及架構師是否能在整個系統架構中有效調整這種互動關係。在這種設計中,記憶體發揮著獨特的作用: 本身決定了資料流動的節奏以及資料在系統中傳輸的流暢程度。

對於建構風險引擎的 HPC 架構師而言,記憶體不再只是技術堆疊的一部分,而是決定系統能以多快速度、達到多高精度建模金融結果的關鍵槓桿。這些系統由身處硬體和金融市場交界的團隊所打造,這些團隊必須不斷自問:

我們可以
在系統層面)建構什麼,以便在市場發生變動之前做好準備?

本部落格引用最近創下世界紀錄的 STAC-A2 結果,但不是作為標題,而是視其為一個觀察視角:用來說明當記憶體與運算經過精準調校、彼此完美配合時,可以達到什麼樣的成果。這一結果由搭載 Intel® Xeon® 6 處理器和 Micron 8800 MT/s MRDIMM(多路複用級 DIMM)的系統實現,並非偶然。此技術經過精心設計:美光和 Intel 密切合作,在系統層面上調整記憶體和運算架構。

這種一致性超越了設計理念;本身在實際工作負載壓力下證明了自己。一個清晰的例證是 STAC-A2 基準測試:該測試透過模擬金融工具在數千個市場場景中的逐日行為,將建模系統推至極限。下面將詳細介紹該基準測試對系統提出的要求,以及該機制如何使業界關注持續的記憶體吞吐量和系統級協調,以跟上需求擴大的步伐。

STAC-A2 基準測試的內部運作

STAC-A2 基準測試要求平台完成的任務相當嚴苛:同時模擬數千個金融場景。這些場景由所謂的「模擬價格路徑」建構而成——即模擬金融工具(如多重資產選擇權)在市場上漲、下跌或橫盤時可能行為的模型。這既是對運算能力也是對記憶體的壓力測試。

一次典型的執行模擬數千條價格路徑,每條路徑要經過 252 個時間間隔。252 這個數字並不是任意設定的。其與典型日曆年的交易天數相對應。因此,當我們說該基準測試在 252 個「時間步長」內模擬了數千種結果時,實際上是在描述一個系統:該系統能夠在完整交易年度內,對 25,000 種不同金融場景進行逐日市場行為建模。3 這意味著需要同時展開數千個計算任務,每個核心必須保持一致的效能,同時記憶體頻寬被推至極限——因為執行緒在整個模擬過程中持續讀寫共享記憶體。最終,系統只能以記憶體允許的速度執行。

測試

圖 1:選擇權合約的三種可能路徑,展示 STAC-A2 基準測試所能模擬的一部分金融場景。

真實的範例

當我們執行 STAC-A2 基準測試時,重點不僅要模擬一種可能的金融結果,還要同時模擬數千種結果。負載會被分配到不同的執行緒中。這些執行緒是系統內部的小指令路徑,每個執行緒追蹤不同的場景。單個執行緒獲取資料並進行計算:f(x) = [(波動率 × 過度自信²) ÷ 遺留代碼] + 1 條時機完美的市場推文。然後將這些結果與記憶體共享。

每條路徑都是平行的,但沒有人能即時看到所有路徑。因此,讓我們放慢腳步,只追蹤其中幾條路徑。

請想像有一張選擇權合約,是針對一檔假想股票所設計,而這檔股票在 2025 年 6 月 4 日的收盤價為 103 美元。一個模擬路徑可能顯示該股票在 75 個交易日內上漲至 125 美元,使提前行權變得有利可圖。另一個路徑可能顯示該股票在整個期間徘徊在 100 美元左右,導致選擇權到期作廢。3

圖 1 顯示了基準測試執行可能探索的三個路徑(共 25,000 個)。

現在想像一下,在一個完整的交易日曆年中,這種情況會發生成千上萬次。這就是 STAC-A2 基準測試所要強調的運算量。而這正是世界紀錄的由來。

基準測試揭曉(世界紀錄詳情)

Micron MRDIMM 使 Intel® Xeon® 6 處理器能夠順利完成模擬整個日曆年的任務,並創造新的世界紀錄:完成基準測試僅耗時 35.2 毫秒。新系統的吞吐量提高了一倍多,冷啟動效能提高了近 10 倍,在較大資料集上的執行速度幾乎提高了一倍,同時能源效率比基準提高了 28%。這一世界紀錄成果揭示了一個深刻的觀點:記憶體不僅支援這些系統,更引領系統的發展。

 基準系統5新系統(世界紀錄保持者)4
處理器2x Intel® Xeon® Platinum 8592+ 處理器2x Intel® Xeon® 6980P 處理器
記憶體16x 64GB DDR5 RDIMMs @5600 MT/s24x Micron 64GB DDR5 4x8 MRDIMMs @8800 MT/s
軟體堆疊用於 Intel® oneAPI (Rev N) 的 STAC-A2 軟體包用於 oneAPI (Rev R) 的 STAC-A2 軟體包
作業系統Red Hat Enterprise Linux® 9.3Red Hat Enterprise Linux® 9.5


表 1:
測試配置詳情
 

效能要求

有些結果不言自明。另一些結果則向我們揭示了更多。這一次,兩者兼而有之。在金融風險分析領域創下 STAC-A2 世界紀錄令人矚目。但同樣重要的是達成這一目標所付出的努力:精心調整。記憶體與運算的調校不是各自為政,而是彼此聯動、相互配合;每一項都經過精準調整,以滿足整體需求。這種協調不只是打破紀錄,更能在市場變動前洞察先機,搶得領先位置。雖然 STAC-A2 基準測試反映的是特定的金融工作負載,但適用於所有在時間、規模和建模深度方面將系統推向極限的領域。這就是架構內部協調一致所帶來的成果。記憶體和運算相互預測對方的需求,而不是爭奪控制權。

因為在這種規模下,效能不僅僅關乎系統執行速度,更關乎其建立在何種關係基礎之上。

深入瞭解

致謝

STAC-A2 基準測試是 Intel、STAC(策略技術分析中心)和美光合作的成果。美光的技術貢獻包括測試和系統配置,由 Sravani Gomatam、Sudharshan Vazhkudai、Judy Ducharme 和 Jay Walstrum 完成。您可在此處檢視報告全文: https://stacresearch.com/INTC250422
 

 

1. SemiAnalysis。(2024 年 9 月 3 日)。《記憶體牆:當 DRAM 停止擴充時》。 https://semianalysis.com/2024/09/03/the-memory-wall/#dram-primer-when-dram-stopped-scaling
2. STAC Research。(2022 年)。STAC 2022 年秋季高峰會——紐約市。 https://www.stacresearch.com/fall2022NYC
3. Barchart. (n.d.)。Micron Technology Inc.(MU)選擇權鏈。 https://www.barchart.com/stocks/quotes/MU/options
4. STAC Research。(2025 年 5 月 9 日)。Intel STAC 報告 INTC250422。 https://stacresearch.com/INTC250422
5. STAC Research。(2024 年 4 月 26 日)。Intel STAC 報告 INTC240321。 https://stacresearch.com/INTC240321

Content Strategy Marketing Lead

Evelyn Grevelink

Evelyn leads the content strategy for the Cloud Memory Business Unit (CMBU) Strategic Marketing team at Micron Technology. She is passionate about acting as a bridge between engineering and marketing through creative, strategic storytelling. Evelyn specializes in writing compelling narratives and designing illustrations to communicate complex concepts for large language models, AI, and advanced memory technologies. She holds a bachelor's degree in physics from California State University, Sacramento. 

Guest author, Kevin Gildea

Kevin is a Solutions Architect at Intel, supporting global financial services clients in adopting next-generation AI and infrastructure technologies. He focuses on creating value where advanced technology meets complex business challenges. Previously, he spent over a decade at Hewlett Packard Enterprise (HPE), partnering with major cloud service providers on hyperscale datacenter deployments, high-performance computing, and AI infrastructure. Kevin holds a Bachelor of Science from MIT and is based in New York City.